src/mainboard/intel/truxton/auto.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Arastra, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  *
  19  */
  20
  21 #define ASSEMBLY 1
  22 #define __PRE_RAM__
  23 #include <stdint.h>
  24 #include <stdlib.h>
  25 #include <device/pci_def.h>
  26 #include <device/pci_ids.h>
  27 #include <arch/io.h>
  28 #include <device/pnp_def.h>
  29 #include <arch/romcc_io.h>
  30 #include <cpu/x86/lapic.h>
  31 #include "pc80/mc146818rtc_early.c"
  32 #include "pc80/serial.c"
  33 #include "pc80/udelay_io.c"
  34 #include "arch/i386/lib/console.c"
  35 #include "lib/ramtest.c"
  36 #include "southbridge/intel/i3100/i3100_early_smbus.c"
  37 #include "southbridge/intel/i3100/i3100_early_lpc.c"
  38 #include "northbridge/intel/i3100/raminit_ep80579.h"
  39 #include "superio/intel/i3100/i3100.h"
  40 #include "cpu/x86/lapic/boot_cpu.c"
  41 #include "cpu/x86/mtrr/earlymtrr.c"
  42 #include "superio/intel/i3100/i3100_early_serial.c"
  43 #include "cpu/x86/bist.h"
  44 #include "spd.h"
  45
  46 #define SIO_GPIO_BASE 0x680
  47 #define SIO_XBUS_BASE 0x4880
  48
  49 #define DEVPRES_CONFIG  (DEVPRES_D1F0 | DEVPRES_D2F0 | DEVPRES_D3F0 | DEVPRES_D4F0)
  50
  51 static inline void activate_spd_rom(const struct mem_controller *ctrl)
  52 {
  53         /* nothing to do */
  54 }
  55 static inline int spd_read_byte(u16 device, u8 address)
  56 {
  57         return smbus_read_byte(device, address);
  58 }
  59
  60 #include "northbridge/intel/i3100/raminit_ep80579.c"
  61 #include "lib/generic_sdram.c"
  62 #include "../../intel/jarrell/debug.c"
  63
  64 /* #define TRUXTON_DEBUG */
  65
  66 static void main(unsigned long bist)
  67 {
  68         msr_t msr;
  69         u16 perf;
  70         static const struct mem_controller mch[] = {
  71                 {
  72                         .node_id = 0,
  73                         .f0 = PCI_DEV(0, 0x00, 0),
  74                         .channel0 = { (0xa<<3)|2, (0xa<<3)|3 },
  75                 }
  76         };
  77
  78         if (bist == 0) {
  79                 /* Skip this if there was a built in self test failure */
  80                 early_mtrr_init();
  81                 if (memory_initialized()) {
  82                         asm volatile ("jmp __cpu_reset");
  83                 }
  84         }
  85
  86         /* Set up the console */
  87         i3100_enable_superio();
  88         i3100_enable_serial(I3100_SUPERIO_CONFIG_PORT, I3100_SP1, CONFIG_TTYS0_BASE);
  89         uart_init();
  90         console_init();
  91
  92         /* Prevent the TCO timer from rebooting us */
  93         i3100_halt_tco_timer();
  94
  95         /* Halt if there was a built in self test failure */
  96         report_bist_failure(bist);
  97
  98 #ifdef TRUXTON_DEBUG
  99         print_pci_devices();
 100 #endif
 101         enable_smbus();
 102         dump_spd_registers();
 103
 104         sdram_initialize(ARRAY_SIZE(mch), mch);
 105         dump_pci_devices();
 106         dump_pci_device(PCI_DEV(0, 0x00, 0));
 107 #ifdef TRUXTON_DEBUG
 108         dump_bar14(PCI_DEV(0, 0x00, 0));
 109 #endif
 110
 111 #ifdef TRUXTON_DEBUG
 112         ram_fill(0x00000000, 0x02000000);
 113         ram_verify(0x00000000, 0x02000000);
 114 #endif
 115 }