src/mainboard/iei/pcisa-lx-800-r10/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <stdint.h>
  22 #include <stdlib.h>
  23 #include <device/pci_def.h>
  24 #include <arch/io.h>
  25 #include <device/pnp_def.h>
  26 #include <arch/hlt.h>
  27 #include <console/console.h>
  28 #include "cpu/x86/bist.h"
  29 #include "cpu/x86/msr.h"
  30 #include <cpu/amd/lxdef.h>
  31 #include <cpu/amd/geode_post_code.h>
  32 #include "southbridge/amd/cs5536/cs5536.h"
  33 #include <spd.h>
  34 #include "southbridge/amd/cs5536/cs5536_early_smbus.c"
  35 #include "southbridge/amd/cs5536/cs5536_early_setup.c"
  36 #include "superio/winbond/w83627hf/w83627hf_early_serial.c"
  37
  38 #define SERIAL_DEV PNP_DEV(0x2e, W83627HF_SP1)
  39
  40 static inline int spd_read_byte(unsigned int device, unsigned int address)
  41 {
  42         return smbus_read_byte(device, address);
  43 }
  44
  45 #define ManualConf 1            /* Do automatic strapped PLL config */
  46 //#define PLLMSRhi 0x0000059C /* CPU and GLIU mult/div 500/400*/
  47 //#define PLLMSRhi 0x0000049C /* CPU and GLIU mult/div 500/333*/
  48 #define PLLMSRhi 0x0000039C /* CPU and GLIU mult/div 500/266*/
  49 //0x0000059C 0000 0000 0000 0000 0000 |0101 1|0|01 110|0
  50 /* Hold Count - how long we will sit in reset */
  51 #define PLLMSRlo 0x00DE6000
  52
  53 #include "northbridge/amd/lx/raminit.h"
  54 #include "northbridge/amd/lx/pll_reset.c"
  55 #include "northbridge/amd/lx/raminit.c"
  56 #include "lib/generic_sdram.c"
  57 #include "cpu/amd/model_lx/cpureginit.c"
  58 #include "cpu/amd/model_lx/syspreinit.c"
  59 #include "cpu/amd/model_lx/msrinit.c"
  60
  61 static void mb_gpio_init(void)
  62 {
  63         /* Early mainboard specific GPIO setup. */
  64 }
  65
  66 void main(unsigned long bist)
  67 {
  68         post_code(0x01);
  69
  70         static const struct mem_controller memctrl[] = {
  71                 {.channel0 = {DIMM0, DIMM1}}
  72         };
  73
  74         SystemPreInit();
  75         msr_init();
  76
  77         cs5536_early_setup();
  78
  79         /* Note: must do this AFTER the early_setup! It is counting on some
  80          * early MSR setup for CS5536.
  81          */
  82         w83627hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
  83         mb_gpio_init();
  84         uart_init();
  85         console_init();
  86
  87         /* Halt if there was a built in self test failure */
  88         report_bist_failure(bist);
  89
  90         pll_reset(ManualConf);
  91
  92         cpuRegInit(0, DIMM0, DIMM1, DRAM_TERMINATED);
  93
  94         sdram_initialize(1, memctrl);
  95
  96         /* ram_check(0, 640 * 1024); */
  97
  98         /* Memory is setup. Return to cache_as_ram.inc and continue to boot. */
  99         return;
 100 }