src/mainboard/iei/pcisa-lx-800-r10/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <stdint.h>
  22 #include <stdlib.h>
  23 #include <device/pci_def.h>
  24 #include <arch/io.h>
  25 #include <device/pnp_def.h>
  26 #include <arch/hlt.h>
  27 #include <console/console.h>
  28 #include "lib/ramtest.c"
  29 #include "cpu/x86/bist.h"
  30 #include "cpu/x86/msr.h"
  31 #include <cpu/amd/lxdef.h>
  32 #include <cpu/amd/geode_post_code.h>
  33 #include "southbridge/amd/cs5536/cs5536.h"
  34
  35 #define SERIAL_DEV PNP_DEV(0x2e, W83627HF_SP1)
  36
  37 #include "southbridge/amd/cs5536/cs5536_early_smbus.c"
  38 #include "southbridge/amd/cs5536/cs5536_early_setup.c"
  39 #include "superio/winbond/w83627hf/w83627hf_early_serial.c"
  40
  41 static inline int spd_read_byte(unsigned int device, unsigned int address)
  42 {
  43         return smbus_read_byte(device, address);
  44 }
  45
  46 #define ManualConf 1            /* Do automatic strapped PLL config */
  47 //#define PLLMSRhi 0x0000059C /* CPU and GLIU mult/div 500/400*/
  48 //#define PLLMSRhi 0x0000049C /* CPU and GLIU mult/div 500/333*/
  49 #define PLLMSRhi 0x0000039C /* CPU and GLIU mult/div 500/266*/
  50 //0x0000059C 0000 0000 0000 0000 0000 |0101 1|0|01 110|0
  51 /* Hold Count - how long we will sit in reset */
  52 #define PLLMSRlo 0x00DE6000
  53
  54 #define DIMM0 0xA0
  55 #define DIMM1 0xA2
  56
  57 #include "northbridge/amd/lx/raminit.h"
  58 #include "northbridge/amd/lx/pll_reset.c"
  59 #include "northbridge/amd/lx/raminit.c"
  60 #include "lib/generic_sdram.c"
  61 #include "cpu/amd/model_lx/cpureginit.c"
  62 #include "cpu/amd/model_lx/syspreinit.c"
  63 #include "cpu/amd/model_lx/msrinit.c"
  64
  65 static void mb_gpio_init(void)
  66 {
  67         /* Early mainboard specific GPIO setup. */
  68 }
  69
  70 void main(unsigned long bist)
  71 {
  72         post_code(0x01);
  73
  74         static const struct mem_controller memctrl[] = {
  75                 {.channel0 = {(0xa << 3) | 0, (0xa << 3) | 1}}
  76         };
  77
  78         SystemPreInit();
  79         msr_init();
  80
  81         cs5536_early_setup();
  82
  83         /* Note: must do this AFTER the early_setup! It is counting on some
  84          * early MSR setup for CS5536.
  85          */
  86         w83627hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
  87         mb_gpio_init();
  88         uart_init();
  89         console_init();
  90
  91         /* Halt if there was a built in self test failure */
  92         report_bist_failure(bist);
  93
  94         pll_reset(ManualConf);
  95
  96         cpuRegInit(0, DIMM0, DIMM1, DRAM_TERMINATED);
  97
  98         sdram_initialize(1, memctrl);
  99
 100         /* ram_check(0, 640 * 1024); */
 101
 102         /* Memory is setup. Return to cache_as_ram.inc and continue to boot. */
 103         return;
 104 }
 105