src/mainboard/iei/nova4899r/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Luis Correia <luis.f.correia@gmail.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <stdint.h>
  22 #include <device/pci_def.h>
  23 #include <arch/io.h>
  24 #include <device/pnp_def.h>
  25 #include <arch/romcc_io.h>
  26 #include <arch/hlt.h>
  27 #include <console/console.h>
  28 #include "lib/ramtest.c"
  29 #include "superio/winbond/w83977tf/w83977tf_early_serial.c"
  30 #include "southbridge/amd/cs5530/cs5530_enable_rom.c"
  31 #include "cpu/x86/bist.h"
  32
  33 #define SERIAL_DEV PNP_DEV(0x3f0, W83977TF_SP1)
  34
  35 #include "northbridge/amd/gx1/raminit.c"
  36
  37 static void main(unsigned long bist)
  38 {
  39         w83977tf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
  40         uart_init();
  41         console_init();
  42         report_bist_failure(bist);
  43         cs5530_enable_rom();
  44         sdram_init();
  45         /* ram_check(0x00000000, 640 * 1024); */
  46 }