src/mainboard/iei/nova4899r/Config.lb

   1 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
   2 default CONFIG_XIP_ROM_SIZE = 128 * 1024
   3 include /config/nofailovercalculation.lb
   4 default CONFIG_XIP_ROM_BASE = 0xffffffff - CONFIG_XIP_ROM_SIZE + 1
   5
   6 ##
   7 ## Set all of the defaults for an x86 architecture
   8 ##
   9
  10 arch i386 end
  11
  12 ##
  13 ## Build the objects we have code for in this directory.
  14 ##
  15
  16 driver mainboard.o
  17
  18 if CONFIG_GENERATE_PIRQ_TABLE object irq_tables.o end
  19 #object reset.o
  20
  21 ##
  22 ## Romcc output
  23 ##
  24 makerule ./failover.E
  25         depends "$(CONFIG_MAINBOARD)/failover.c ../romcc"
  26         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/failover.c -o $@"
  27 end
  28
  29 makerule ./failover.inc
  30         depends "$(CONFIG_MAINBOARD)/failover.c ../romcc"
  31         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/failover.c -o $@"
  32 end
  33
  34 makerule ./auto.E
  35         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  36         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  37 end
  38 makerule ./auto.inc
  39         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  40         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  41 end
  42
  43 ##
  44 ## Build our 16 bit and 32 bit coreboot entry code
  45 ##
  46 mainboardinit cpu/x86/16bit/entry16.inc
  47 mainboardinit cpu/x86/32bit/entry32.inc
  48 ldscript /cpu/x86/16bit/entry16.lds
  49 ldscript /cpu/x86/32bit/entry32.lds
  50
  51 ##
  52 ## Build our reset vector (This is where coreboot is entered)
  53 ##
  54 if CONFIG_USE_FALLBACK_IMAGE
  55         mainboardinit cpu/x86/16bit/reset16.inc
  56         ldscript /cpu/x86/16bit/reset16.lds
  57 else
  58         mainboardinit cpu/x86/32bit/reset32.inc
  59         ldscript /cpu/x86/32bit/reset32.lds
  60 end
  61
  62 ### Should this be in the northbridge code?
  63 mainboardinit arch/i386/lib/cpu_reset.inc
  64
  65 ##
  66 ## Include an id string (For safe flashing)
  67 ##
  68 mainboardinit arch/i386/lib/id.inc
  69 ldscript /arch/i386/lib/id.lds
  70
  71 ###
  72 ### This is the early phase of coreboot startup
  73 ### Things are delicate and we test to see if we should
  74 ### failover to another image.
  75 ###
  76 if CONFIG_USE_FALLBACK_IMAGE
  77         ldscript /arch/i386/lib/failover.lds
  78         mainboardinit ./failover.inc
  79 end
  80
  81 ###
  82 ### O.k. We aren't just an intermediary anymore!
  83 ###
  84
  85 ##
  86 ## Setup RAM
  87 ##
  88 mainboardinit cpu/x86/fpu/enable_fpu.inc
  89 mainboardinit cpu/amd/model_gx1/cpu_setup.inc
  90 mainboardinit cpu/amd/model_gx1/gx_setup.inc
  91 mainboardinit ./auto.inc
  92
  93 ##
  94 ## Include the secondary Configuration files
  95 ##
  96 #dir /pc80
  97 #config chip.h
  98
  99 chip northbridge/amd/gx1
 100   device pci_domain 0 on
 101     device pci 0.0 on end
 102       chip southbridge/amd/cs5530
 103         device pci 0a.0 on  end         # ETH0
 104         device pci 0b.0 off end         # ETH1
 105         device pci 0c.0 on  end         # ETH2
 106         device pci 0f.0 on  end         # PCI slot
 107         device pci 12.0 on
 108           chip superio/winbond/w83977tf
 109             device pnp 2e.0 on          # FDC
 110               irq 0x70 = 6
 111             end
 112             device pnp 2e.1 on          # Parallel Port
 113                io 0x60 = 0x378
 114               irq 0x70 = 7
 115             end
 116             device pnp 2e.2 on          # COM1
 117                io 0x60 = 0x3f8
 118               irq 0x70 = 4
 119             end
 120             register "com1" = "{115200}"
 121             device pnp 2e.3 on          # COM2
 122                io 0x60 = 0x2f8
 123               irq 0x70 = 3
 124             end
 125             register "com2" = "{115200}"
 126             device pnp 2e.4 off         # Reserved
 127             end
 128             device pnp 2e.5 on          # Keyboard
 129                io 0x60 = 0x60
 130                io 0x62 = 0x64
 131               irq 0x70 = 0x01           # Int  1 for PS/2 keyboard
 132               irq 0x72 = 0x0c           # Int 12 for PS/2 mouse
 133             end
 134             device pnp 2e.6 on          # IR
 135                io 0x60 = 0x2e8
 136               irq 0x70 = 3
 137             end
 138             device pnp 2e.7 on          # GAME/MIDI/GPIO1
 139                io 0x60 = 0x290
 140             end
 141             device pnp 2e.8 on          # GPIO2
 142                io 0x60 = 0x110
 143             end
 144             device pnp 2e.9 on          # GPIO3
 145                io 0x60 = 0x120
 146             end
 147             device pnp 2e.A on          # Power Management
 148                io 0x60 = 0xe800
 149             end
 150           end
 151         device pci 12.1 on  end         # SMI
 152         device pci 12.2 on  end         # IDE
 153         device pci 12.3 on  end         # Audio
 154         device pci 12.4 on  end         # VGA onboard
 155       end
 156       device pci 13.0 on end            # USB
 157     end
 158   end
 159
 160   chip cpu/amd/model_gx1
 161   end
 162
 163 end
 164