src/mainboard/iei/nova4899r/Config.lb

   1 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
   2 default CONFIG_XIP_ROM_SIZE = 128 * 1024
   3 include /config/nofailovercalculation.lb
   4 default CONFIG_XIP_ROM_BASE = 0xffffffff - CONFIG_XIP_ROM_SIZE + 1
   5
   6 ##
   7 ## Set all of the defaults for an x86 architecture
   8 ##
   9
  10 arch i386 end
  11
  12 ##
  13 ## Build the objects we have code for in this directory.
  14 ##
  15
  16 driver mainboard.o
  17
  18 if CONFIG_GENERATE_PIRQ_TABLE object irq_tables.o end
  19
  20 ##
  21 ## Romcc output
  22 ##
  23 makerule ./failover.E
  24         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  25         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  26 end
  27
  28 makerule ./failover.inc
  29         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  30         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  31 end
  32
  33 makerule ./auto.E
  34         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  35         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  36 end
  37 makerule ./auto.inc
  38         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  39         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  40 end
  41
  42 ##
  43 ## Build our 16 bit and 32 bit coreboot entry code
  44 ##
  45 mainboardinit cpu/x86/16bit/entry16.inc
  46 mainboardinit cpu/x86/32bit/entry32.inc
  47 ldscript /cpu/x86/16bit/entry16.lds
  48 ldscript /cpu/x86/32bit/entry32.lds
  49
  50 ##
  51 ## Build our reset vector (This is where coreboot is entered)
  52 ##
  53 if CONFIG_USE_FALLBACK_IMAGE
  54         mainboardinit cpu/x86/16bit/reset16.inc
  55         ldscript /cpu/x86/16bit/reset16.lds
  56 else
  57         mainboardinit cpu/x86/32bit/reset32.inc
  58         ldscript /cpu/x86/32bit/reset32.lds
  59 end
  60
  61 ### Should this be in the northbridge code?
  62 mainboardinit arch/i386/lib/cpu_reset.inc
  63
  64 ##
  65 ## Include an id string (For safe flashing)
  66 ##
  67 mainboardinit arch/i386/lib/id.inc
  68 ldscript /arch/i386/lib/id.lds
  69
  70 ###
  71 ### This is the early phase of coreboot startup
  72 ### Things are delicate and we test to see if we should
  73 ### failover to another image.
  74 ###
  75 if CONFIG_USE_FALLBACK_IMAGE
  76         ldscript /arch/i386/lib/failover.lds
  77         mainboardinit ./failover.inc
  78 end
  79
  80 ###
  81 ### O.k. We aren't just an intermediary anymore!
  82 ###
  83
  84 ##
  85 ## Setup RAM
  86 ##
  87 mainboardinit cpu/x86/fpu_enable.inc
  88 mainboardinit cpu/amd/model_gx1/cpu_setup.inc
  89 mainboardinit cpu/amd/model_gx1/gx_setup.inc
  90 mainboardinit ./auto.inc
  91
  92 ##
  93 ## Include the secondary Configuration files
  94 ##
  95 #dir /pc80
  96 #config chip.h
  97
  98 chip northbridge/amd/gx1
  99   device pci_domain 0 on
 100     device pci 0.0 on end
 101       chip southbridge/amd/cs5530
 102         device pci 0a.0 on  end         # ETH0
 103         device pci 0b.0 off end         # ETH1
 104         device pci 0c.0 on  end         # ETH2
 105         device pci 0f.0 on  end         # PCI slot
 106         device pci 12.0 on
 107           chip superio/winbond/w83977tf
 108             device pnp 2e.0 on          # FDC
 109               irq 0x70 = 6
 110             end
 111             device pnp 2e.1 on          # Parallel Port
 112                io 0x60 = 0x378
 113               irq 0x70 = 7
 114             end
 115             device pnp 2e.2 on          # COM1
 116                io 0x60 = 0x3f8
 117               irq 0x70 = 4
 118             end
 119             register "com1" = "{115200}"
 120             device pnp 2e.3 on          # COM2
 121                io 0x60 = 0x2f8
 122               irq 0x70 = 3
 123             end
 124             register "com2" = "{115200}"
 125             device pnp 2e.4 off         # Reserved
 126             end
 127             device pnp 2e.5 on          # Keyboard
 128                io 0x60 = 0x60
 129                io 0x62 = 0x64
 130               irq 0x70 = 0x01           # Int  1 for PS/2 keyboard
 131               irq 0x72 = 0x0c           # Int 12 for PS/2 mouse
 132             end
 133             device pnp 2e.6 on          # IR
 134                io 0x60 = 0x2e8
 135               irq 0x70 = 3
 136             end
 137             device pnp 2e.7 on          # GAME/MIDI/GPIO1
 138                io 0x60 = 0x290
 139             end
 140             device pnp 2e.8 on          # GPIO2
 141                io 0x60 = 0x110
 142             end
 143             device pnp 2e.9 on          # GPIO3
 144                io 0x60 = 0x120
 145             end
 146             device pnp 2e.A on          # Power Management
 147                io 0x60 = 0xe800
 148             end
 149           end
 150         device pci 12.1 on  end         # SMI
 151         device pci 12.2 on  end         # IDE
 152         device pci 12.3 on  end         # Audio
 153         device pci 12.4 on  end         # VGA onboard
 154       end
 155       device pci 13.0 on end            # USB
 156     end
 157   end
 158
 159   chip cpu/amd/model_gx1
 160   end
 161
 162 end
 163