src/mainboard/iei/juki-511p/Config.lb

   1 ##
   2 ## Compute the location and size of where this firmware image
   3 ## (coreboot plus bootloader) will live in the boot rom chip.
   4 ##
   5 default CONFIG_ROM_SIZE = 256 * 1024
   6
   7 ##
   8 ## Compute where this copy of coreboot will start in the boot rom
   9 ##
  10 default CONFIG_ROMBASE      = (0xffffffff - CONFIG_ROM_SIZE + CONFIG_ROM_SECTION_OFFSET + 1)
  11
  12 ##
  13 ## Compute a range of ROM that can cached to speed up coreboot,
  14 ## execution speed.
  15 ##
  16 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
  17 ## CONFIG_XIP_ROM_BASE must be a multiple of CONFIG_XIP_ROM_SIZE
  18 ##
  19 default CONFIG_XIP_ROM_SIZE=65536
  20 default CONFIG_XIP_ROM_BASE = ( CONFIG_ROMBASE + CONFIG_ROM_IMAGE_SIZE - CONFIG_XIP_ROM_SIZE )
  21
  22 ##
  23 ## Set all of the defaults for an x86 architecture
  24 ##
  25
  26 arch i386 end
  27
  28 ##
  29 ## Build the objects we have code for in this directory.
  30 ##
  31
  32 driver mainboard.o
  33
  34 if CONFIG_GENERATE_PIRQ_TABLE object irq_tables.o end
  35
  36 ##
  37 ## Romcc output
  38 ##
  39 makerule ./failover.E
  40         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  41         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  42 end
  43
  44 makerule ./failover.inc
  45         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  46         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  47 end
  48
  49 makerule ./auto.E
  50         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  51         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  52 end
  53 makerule ./auto.inc
  54         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  55         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  56 end
  57
  58 ##
  59 ## Build our 16 bit and 32 bit coreboot entry code
  60 ##
  61 mainboardinit cpu/x86/16bit/entry16.inc
  62 mainboardinit cpu/x86/32bit/entry32.inc
  63 ldscript /cpu/x86/16bit/entry16.lds
  64 ldscript /cpu/x86/32bit/entry32.lds
  65
  66 ##
  67 ## Build our reset vector (This is where coreboot is entered)
  68 ##
  69 mainboardinit cpu/x86/16bit/reset16.inc
  70 ldscript /cpu/x86/16bit/reset16.lds
  71
  72 ### Should this be in the northbridge code?
  73 mainboardinit arch/i386/lib/cpu_reset.inc
  74
  75 ##
  76 ## Include an id string (For safe flashing)
  77 ##
  78 mainboardinit arch/i386/lib/id.inc
  79 ldscript /arch/i386/lib/id.lds
  80
  81 ###
  82 ### O.k. We aren't just an intermediary anymore!
  83 ###
  84
  85 ##
  86 ## Setup RAM
  87 ##
  88 mainboardinit cpu/x86/fpu_enable.inc
  89 mainboardinit cpu/amd/model_gx1/cpu_setup.inc
  90 mainboardinit cpu/amd/model_gx1/gx_setup.inc
  91 mainboardinit ./auto.inc
  92
  93 ##
  94 ## Include the secondary Configuration files
  95 ##
  96 #dir /pc80
  97 #config chip.h
  98
  99 chip northbridge/amd/gx1
 100   device pci_domain 0 on
 101     device pci 0.0 on end
 102       chip southbridge/amd/cs5530
 103
 104         device pci 12.0 on
 105           chip superio/winbond/w83977f
 106             device pnp 3f0.0 on         # FDC
 107               irq 0x70 = 6
 108             end
 109             device pnp 3f0.1 on         # Parallel port
 110               io 0x60 = 0x378
 111               irq 0x70 = 7
 112             end
 113             device pnp 3f0.2 on         # COM1
 114               io 0x60 = 0x3f8
 115               irq 0x70 = 4
 116             end
 117             register "com1" = "{115200}"
 118             device pnp 3f0.3 on         # COM2
 119               io 0x60 = 0x2f8
 120               irq 0x70 = 3
 121             end
 122             register "com2" = "{115200}"
 123             device pnp 3f0.4 on         # RTC
 124               io 0x60 = 0x070
 125               irq 0x70 = 8
 126             end
 127             device pnp 3f0.5 on         # Keyboard
 128               io 0x60 = 0x60
 129               io 0x62 = 0x64
 130               irq 0x70 = 1              # Int  1 for PS/2 keyboard
 131               irq 0x72 = 12             # Int 12 for PS/2 mouse
 132             end
 133             device pnp 3f0.6 off        # IR
 134             end
 135             device pnp 3f0.7 off        # GPIO1
 136             end
 137             device pnp 3f0.8 off        # GPIO
 138             end
 139           end
 140         device pci 12.1 on end          # SMI
 141         device pci 12.2 on end          # IDE
 142         device pci 12.3 on end          # Audio
 143         device pci 12.4 on end          # VGA onboard
 144
 145       end
 146
 147       device pci 0e.0 on end            # ETH0
 148       device pci 13.0 on end            # USB
 149
 150     end
 151   end
 152
 153   chip cpu/amd/model_gx1
 154   end
 155
 156 end
 157