src/mainboard/iei/juki-511p/Config.lb

   1 ##
   2 ## Compute the location and size of where this firmware image
   3 ## (coreboot plus bootloader) will live in the boot rom chip.
   4 ##
   5 default CONFIG_ROM_SIZE = 256 * 1024
   6
   7 ##
   8 ## Compute where this copy of coreboot will start in the boot rom
   9 ##
  10 default CONFIG_ROMBASE      = (0xffffffff - CONFIG_ROM_SIZE + CONFIG_ROM_SECTION_OFFSET + 1)
  11
  12 ##
  13 ## Compute a range of ROM that can cached to speed up coreboot,
  14 ## execution speed.
  15 ##
  16 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
  17 ## CONFIG_XIP_ROM_BASE must be a multiple of CONFIG_XIP_ROM_SIZE
  18 ##
  19 default CONFIG_XIP_ROM_SIZE=65536
  20 default CONFIG_XIP_ROM_BASE = ( CONFIG_ROMBASE + CONFIG_ROM_IMAGE_SIZE - CONFIG_XIP_ROM_SIZE )
  21
  22 ##
  23 ## Set all of the defaults for an x86 architecture
  24 ##
  25
  26 arch i386 end
  27
  28 ##
  29 ## Build the objects we have code for in this directory.
  30 ##
  31
  32 driver mainboard.o
  33
  34 if CONFIG_HAVE_PIRQ_TABLE object irq_tables.o end
  35 #object reset.o
  36
  37 ##
  38 ## Romcc output
  39 ##
  40 makerule ./failover.E
  41         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  42         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  43 end
  44
  45 makerule ./failover.inc
  46         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  47         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  48 end
  49
  50 makerule ./auto.E
  51         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  52         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  53 end
  54 makerule ./auto.inc
  55         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  56         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  57 end
  58
  59 ##
  60 ## Build our 16 bit and 32 bit coreboot entry code
  61 ##
  62 mainboardinit cpu/x86/16bit/entry16.inc
  63 mainboardinit cpu/x86/32bit/entry32.inc
  64 ldscript /cpu/x86/16bit/entry16.lds
  65 ldscript /cpu/x86/32bit/entry32.lds
  66
  67 ##
  68 ## Build our reset vector (This is where coreboot is entered)
  69 ##
  70 mainboardinit cpu/x86/16bit/reset16.inc
  71 ldscript /cpu/x86/16bit/reset16.lds
  72
  73 ### Should this be in the northbridge code?
  74 mainboardinit arch/i386/lib/cpu_reset.inc
  75
  76 ##
  77 ## Include an id string (For safe flashing)
  78 ##
  79 mainboardinit arch/i386/lib/id.inc
  80 ldscript /arch/i386/lib/id.lds
  81
  82 ###
  83 ### O.k. We aren't just an intermediary anymore!
  84 ###
  85
  86 ##
  87 ## Setup RAM
  88 ##
  89 mainboardinit cpu/x86/fpu/enable_fpu.inc
  90 mainboardinit cpu/amd/model_gx1/cpu_setup.inc
  91 mainboardinit cpu/amd/model_gx1/gx_setup.inc
  92 mainboardinit ./auto.inc
  93
  94 ##
  95 ## Include the secondary Configuration files
  96 ##
  97 #dir /pc80
  98 #config chip.h
  99
 100 chip northbridge/amd/gx1
 101   device pci_domain 0 on
 102     device pci 0.0 on end
 103       chip southbridge/amd/cs5530
 104
 105         device pci 12.0 on
 106           chip superio/winbond/w83977f
 107             device pnp 3f0.0 on         # FDC
 108               irq 0x70 = 6
 109             end
 110             device pnp 3f0.1 on         # Parallel port
 111               io 0x60 = 0x378
 112               irq 0x70 = 7
 113             end
 114             device pnp 3f0.2 on         # COM1
 115               io 0x60 = 0x3f8
 116               irq 0x70 = 4
 117             end
 118             register "com1" = "{115200}"
 119             device pnp 3f0.3 on         # COM2
 120               io 0x60 = 0x2f8
 121               irq 0x70 = 3
 122             end
 123             register "com2" = "{115200}"
 124             device pnp 3f0.4 on         # RTC
 125               io 0x60 = 0x070
 126               irq 0x70 = 8
 127             end
 128             device pnp 3f0.5 on         # Keyboard
 129               io 0x60 = 0x60
 130               io 0x62 = 0x64
 131               irq 0x70 = 1              # Int  1 for PS/2 keyboard
 132               irq 0x72 = 12             # Int 12 for PS/2 mouse
 133             end
 134             device pnp 3f0.6 off        # IR
 135             end
 136             device pnp 3f0.7 off        # GPIO1
 137             end
 138             device pnp 3f0.8 off        # GPIO
 139             end
 140           end
 141         device pci 12.1 on end          # SMI
 142         device pci 12.2 on end          # IDE
 143         device pci 12.3 on end          # Audio
 144         device pci 12.4 on end          # VGA onboard
 145
 146       end
 147
 148       device pci 0e.0 on end            # ETH0
 149       device pci 13.0 on end            # USB
 150
 151     end
 152   end
 153
 154   chip cpu/amd/model_gx1
 155   end
 156
 157 end
 158