src/mainboard/hp/dl165_g6_fam10/spd_addr.h

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 /**
  21  * This file defines the SPD addresses for the mainboard. Must be included in
  22  * romstage.c
  23  */
  24
  25 #define RC00 0
  26 #define RC01 1
  27 #define RC02 2
  28 #define RC03 3
  29 #define RC04 4
  30 #define RC05 5
  31 #define RC06 6
  32 #define RC07 7
  33 #define RC08 8
  34 #define RC09 9
  35 #define RC10 10
  36 #define RC11 11
  37 #define RC12 12
  38 #define RC13 13
  39 #define RC14 14
  40 #define RC15 15
  41 #define RC16 16
  42 #define RC17 17
  43 #define RC18 18
  44 #define RC19 19
  45 #define RC20 20
  46 #define RC21 21
  47 #define RC22 22
  48 #define RC23 23
  49 #define RC24 24
  50 #define RC25 25
  51 #define RC26 26
  52 #define RC27 27
  53 #define RC28 28
  54 #define RC29 29
  55 #define RC30 30
  56 #define RC31 31
  57
  58 #define RC32 32
  59 #define RC33 33
  60 #define RC34 34
  61 #define RC35 35
  62 #define RC36 36
  63 #define RC37 37
  64 #define RC38 38
  65 #define RC39 39
  66 #define RC40 40
  67 #define RC41 41
  68 #define RC42 42
  69 #define RC43 43
  70 #define RC44 44
  71 #define RC45 45
  72 #define RC46 46
  73 #define RC47 47
  74 #define RC48 48
  75 #define RC49 49
  76 #define RC50 50
  77 #define RC51 51
  78 #define RC52 52
  79 #define RC53 53
  80 #define RC54 54
  81 #define RC55 55
  82 #define RC56 56
  83 #define RC57 57
  84 #define RC58 58
  85 #define RC59 59
  86 #define RC60 60
  87 #define RC61 61
  88 #define RC62 62
  89 #define RC63 63
  90
  91
  92 #define DIMM0 0x50
  93 #define DIMM1 0x51
  94 #define DIMM2 0x52
  95 #define DIMM3 0x53
  96 #define DIMM4 0x54
  97 #define DIMM5 0x55
  98 #define DIMM6 0x56
  99 #define DIMM7 0x57
 100
 101
 102 static const u8 spd_addr[] = {
 103         // switch addr, 1A addr, 2A addr, 3A addr, 4A addr, 1B addr, 2B addr, 3B addr 4B addr
 104         //first node
 105         RC00, DIMM0, DIMM2, 0, 0, DIMM1, DIMM3, 0, 0,
 106 #if CONFIG_MAX_PHYSICAL_CPUS > 1
 107         //second node
 108         RC01, DIMM0, DIMM2, 0, 0, DIMM1, DIMM3, 0, 0,
 109 #endif
 110 };
 111