src/mainboard/gigabyte/m57sli/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  * Copyright (C) 2009 Harald Gutmann <harald.gutmann@gmx.net>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  21  */
  22
  23 #include <console/console.h>
  24 #include <arch/smp/mpspec.h>
  25 #include <device/pci.h>
  26 #include <string.h>
  27 #include <stdint.h>
  28
  29 #include <cpu/amd/amdk8_sysconf.h>
  30 extern unsigned char bus_isa;
  31 extern unsigned char bus_mcp55[8]; //1
  32
  33 extern unsigned apicid_mcp55;
  34
  35 extern unsigned bus_type[256];
  36
  37 extern void get_bus_conf(void);
  38
  39 void *smp_write_config_table(void *v)
  40 {
  41         static const char sig[4] = "PCMP";
  42         static const char oem[8] = "GIGABYTE";
  43         static const char productid[12] = "M57SLI      ";
  44         struct mp_config_table *mc;
  45         unsigned sbdn;
  46
  47         int i,j,k;
  48
  49         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  50         memset(mc, 0, sizeof(*mc));
  51
  52         memcpy(mc->mpc_signature, sig, sizeof(sig));
  53         mc->mpc_length = sizeof(*mc); /* initially just the header */
  54         mc->mpc_spec = 0x04;
  55         mc->mpc_checksum = 0; /* not yet computed */
  56         memcpy(mc->mpc_oem, oem, sizeof(oem));
  57         memcpy(mc->mpc_productid, productid, sizeof(productid));
  58         mc->mpc_oemptr = 0;
  59         mc->mpc_oemsize = 0;
  60         mc->mpc_entry_count = 0; /* No entries yet... */
  61         mc->mpc_lapic = LAPIC_ADDR;
  62         mc->mpe_length = 0;
  63         mc->mpe_checksum = 0;
  64         mc->reserved = 0;
  65
  66         smp_write_processors(mc);
  67
  68         get_bus_conf();
  69         sbdn = sysconf.sbdn;
  70
  71 /*Bus:          Bus ID  Type*/
  72        /* define bus and isa numbers */
  73         for(j= 0; j < 256 ; j++) {
  74                 if(bus_type[j])
  75                          smp_write_bus(mc, j, "PCI   ");
  76         }
  77         smp_write_bus(mc, bus_isa, "ISA   ");
  78
  79 /*I/O APICs:    APIC ID Version State           Address*/
  80         {
  81                 device_t dev;
  82                 struct resource *res;
  83
  84                 dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  85                 if (dev) {
  86                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  87                         if (res) {
  88                                 smp_write_ioapic(mc, apicid_mcp55, 0x11, res->base);
  89                         }
  90                         /* set up the interrupt registers of mcp55 */
  91                         pci_write_config32(dev, 0x7c, 0xc643c643);
  92                         pci_write_config32(dev, 0x80, 0x8da01009);
  93                         pci_write_config32(dev, 0x84, 0x200018d2);
  94                 }
  95         }
  96
  97         /*I/O Ints:          Type       Trigger    Polarity                       Bus ID   IRQ  APIC ID       PIN# */
  98         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, apicid_mcp55, 0x0);
  99
 100 /* ISA ints are edge-triggered, and usually originate from the ISA bus,
 101  * or its remainings.
 102  */
 103 #define ISA_INT(intr, pin)\
 104         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, (intr), apicid_mcp55, (pin))
 105
 106         ISA_INT(1,1);
 107         ISA_INT(0,2);
 108         ISA_INT(3,3);
 109         ISA_INT(4,4);
 110         ISA_INT(6,6);
 111         ISA_INT(7,7);
 112         ISA_INT(8,8);
 113         ISA_INT(12,12);
 114         ISA_INT(13,13);
 115         ISA_INT(14,14);
 116         ISA_INT(15,15);
 117
 118 /* PCI interrupts are level triggered, and are
 119  * associated with a specific bus/device/function tuple.
 120  */
 121 #define PCI_INT(bus, dev, fn, pin)                                      \
 122         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,\
 123                          bus_mcp55[bus], (((dev)<<2)|(fn)), apicid_mcp55, (pin))
 124
 125         PCI_INT(0,sbdn+1,1, 10); /* SMBus */
 126         PCI_INT(0,sbdn+2,0, 22); /* USB */
 127         PCI_INT(0,sbdn+2,1, 23); /* USB */
 128         PCI_INT(0,sbdn+4,0, 21); /* IDE */
 129         PCI_INT(0,sbdn+5,0, 20); /* SATA */
 130         PCI_INT(0,sbdn+5,1, 21); /* SATA */
 131         PCI_INT(0,sbdn+5,2, 22); /* SATA */
 132         PCI_INT(0,sbdn+6,1, 23); /* HD Audio */
 133         PCI_INT(0,sbdn+8,0, 20); /* GBit Ethernet */
 134
 135         /* The PCIe slots, each on its own bus */
 136         k = 1;
 137         for(i=0; i<4; i++){
 138                 for(j=7; j>1; j--){
 139                         if(k>3) k=0;
 140                         PCI_INT(j,0,i, 16+k);
 141                         k++;
 142                 }
 143                 k--;
 144         }
 145
 146         /* On bus 1: the PCI bus slots...
 147            pyhsical PCI slots are j = 7,8
 148            FireWire is j = 10
 149         */
 150         k=2;
 151         for(i=0; i<4; i++){
 152                 for(j=6; j<11; j++){
 153                         if(k>3) k=0;
 154                         PCI_INT(1,j,i, 16+k);
 155                         k++;
 156                 }
 157         }
 158
 159 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 160         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 161         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 162         /* There is no extension information... */
 163
 164         /* Compute the checksums */
 165         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 166         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 167         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 168                 mc, smp_next_mpe_entry(mc));
 169         return smp_next_mpe_entry(mc);
 170 }
 171
 172 unsigned long write_smp_table(unsigned long addr)
 173 {
 174         void *v;
 175         v = smp_write_floating_table(addr);
 176         return (unsigned long)smp_write_config_table(v);
 177 }