src/mainboard/gigabyte/m57sli/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 AMD
   5 ## Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, write to the Free Software
  19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20 ##
  21
  22 uses CONFIG_GENERATE_MP_TABLE
  23 uses CONFIG_GENERATE_PIRQ_TABLE
  24 uses CONFIG_GENERATE_ACPI_TABLES
  25 uses CONFIG_HAVE_ACPI_RESUME
  26 uses CONFIG_ACPI_SSDTX_NUM
  27 uses CONFIG_USE_FALLBACK_IMAGE
  28 uses CONFIG_USE_FAILOVER_IMAGE
  29 uses CONFIG_HAVE_FALLBACK_BOOT
  30 uses CONFIG_HAVE_FAILOVER_BOOT
  31 uses CONFIG_HAVE_HARD_RESET
  32 uses CONFIG_IRQ_SLOT_COUNT
  33 uses CONFIG_HAVE_OPTION_TABLE
  34 uses CONFIG_MAX_CPUS
  35 uses CONFIG_MAX_PHYSICAL_CPUS
  36 uses CONFIG_LOGICAL_CPUS
  37 uses CONFIG_IOAPIC
  38 uses CONFIG_SMP
  39 uses CONFIG_FALLBACK_SIZE
  40 uses CONFIG_FAILOVER_SIZE
  41 uses CONFIG_ROM_SIZE
  42 uses CONFIG_ROM_SECTION_SIZE
  43 uses CONFIG_ROM_IMAGE_SIZE
  44 uses CONFIG_ROM_SECTION_SIZE
  45 uses CONFIG_ROM_SECTION_OFFSET
  46 uses CONFIG_ROM_PAYLOAD
  47 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  48 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  49 uses CONFIG_PRECOMPRESSED_PAYLOAD
  50 uses CONFIG_ROMBASE
  51 uses CONFIG_XIP_ROM_SIZE
  52 uses CONFIG_XIP_ROM_BASE
  53 uses CONFIG_STACK_SIZE
  54 uses CONFIG_HEAP_SIZE
  55 uses CONFIG_USE_OPTION_TABLE
  56 uses CONFIG_LB_CKS_RANGE_START
  57 uses CONFIG_LB_CKS_RANGE_END
  58 uses CONFIG_LB_CKS_LOC
  59 uses CONFIG_MAINBOARD_PART_NUMBER
  60 uses CONFIG_MAINBOARD_VENDOR
  61 uses CONFIG_MAINBOARD
  62 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  63 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  64 uses COREBOOT_EXTRA_VERSION
  65 uses CONFIG_RAMBASE
  66 uses CONFIG_TTYS0_BAUD
  67 uses CONFIG_TTYS0_BASE
  68 uses CONFIG_TTYS0_LCS
  69 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  70 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  71 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  72 uses CONFIG_CONSOLE_SERIAL8250
  73 uses CONFIG_HAVE_INIT_TIMER
  74 uses CONFIG_GDB_STUB
  75 uses CONFIG_GDB_STUB
  76 uses CONFIG_CROSS_COMPILE
  77 uses CC
  78 uses HOSTCC
  79 uses CONFIG_OBJCOPY
  80 uses CONFIG_CONSOLE_VGA
  81 uses CONFIG_USBDEBUG_DIRECT
  82 uses CONFIG_PCI_ROM_RUN
  83 uses CONFIG_HW_MEM_HOLE_SIZEK
  84 uses CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC
  85 uses CONFIG_K8_HT_FREQ_1G_SUPPORT
  86
  87 uses CONFIG_WRITE_HIGH_TABLES
  88
  89 uses CONFIG_HT_CHAIN_UNITID_BASE
  90 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  91 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  92 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  93
  94 uses CONFIG_USE_DCACHE_RAM
  95 uses CONFIG_DCACHE_RAM_BASE
  96 uses CONFIG_DCACHE_RAM_SIZE
  97 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  98 uses CONFIG_USE_INIT
  99
 100 uses CONFIG_SERIAL_CPU_INIT
 101
 102 uses CONFIG_ENABLE_APIC_EXT_ID
 103 uses CONFIG_APIC_ID_OFFSET
 104 uses CONFIG_LIFT_BSP_APIC_ID
 105
 106 uses CONFIG_PCI_64BIT_PREF_MEM
 107
 108 uses CONFIG_RAMTOP
 109
 110 uses CONFIG_AP_CODE_IN_CAR
 111
 112 uses CONFIG_MEM_TRAIN_SEQ
 113
 114 uses CONFIG_WAIT_BEFORE_CPUS_INIT
 115
 116 uses CONFIG_USE_PRINTK_IN_CAR
 117
 118 uses CONFIG_SUPERIO_ITE_IT8716F_OVERRIDE_FANCTL
 119
 120 uses CONFIG_ID_SECTION_OFFSET
 121 ###
 122 ### Build options
 123 ###
 124
 125 ##
 126 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 127 ##
 128 default CONFIG_ROM_SIZE=524288
 129 #default CONFIG_ROM_SIZE=0x100000
 130
 131 ##
 132 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 133 ##
 134
 135 #FALLBACK: 256K-4K
 136 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 137 #FAILOVER: 4K
 138 default CONFIG_FAILOVER_SIZE=0x01000
 139
 140 #more 1M for pgtbl
 141 default CONFIG_RAMTOP=2048*1024
 142
 143 ##
 144 ## Set-up automatic fan control
 145 ##
 146 default CONFIG_SUPERIO_ITE_IT8716F_OVERRIDE_FANCTL=1
 147
 148 ##
 149 ## Build code for the fallback boot
 150 ##
 151 default CONFIG_HAVE_FALLBACK_BOOT=1
 152 default CONFIG_HAVE_FAILOVER_BOOT=1
 153
 154 ##
 155 ## Build code to reset the motherboard from coreboot
 156 ##
 157 default CONFIG_HAVE_HARD_RESET=1
 158
 159 ##
 160 ## Build code to export a programmable irq routing table
 161 ##
 162 default CONFIG_GENERATE_PIRQ_TABLE=1
 163 default CONFIG_IRQ_SLOT_COUNT=11
 164
 165 ##
 166 ## Build code to export an x86 MP table
 167 ## Useful for specifying IRQ routing values
 168 ##
 169 default CONFIG_GENERATE_MP_TABLE=1
 170
 171 ## HIGH tables support
 172 default CONFIG_WRITE_HIGH_TABLES=1
 173
 174 ## ACPI tables will be included
 175 default CONFIG_GENERATE_ACPI_TABLES=1
 176
 177 ##
 178 ## Build code to export a CMOS option table
 179 ##
 180 default CONFIG_HAVE_OPTION_TABLE=1
 181
 182 ##
 183 ## Move the default coreboot cmos range off of AMD RTC registers
 184 ##
 185 default CONFIG_LB_CKS_RANGE_START=49
 186 default CONFIG_LB_CKS_RANGE_END=122
 187 default CONFIG_LB_CKS_LOC=123
 188
 189 ##
 190 ## Build code for SMP support
 191 ## Only worry about 2 micro processors
 192 ##
 193 default CONFIG_SMP=1
 194 default CONFIG_MAX_CPUS=2
 195 default CONFIG_MAX_PHYSICAL_CPUS=1
 196 default CONFIG_LOGICAL_CPUS=1
 197
 198 #default CONFIG_SERIAL_CPU_INIT=0
 199
 200 default CONFIG_ENABLE_APIC_EXT_ID=0
 201 default CONFIG_APIC_ID_OFFSET=0x10
 202 default CONFIG_LIFT_BSP_APIC_ID=1
 203
 204 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 205 #2G
 206 #default CONFIG_HW_MEM_HOLE_SIZEK=0x200000
 207 #1G
 208 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 209 #512M
 210 #default CONFIG_HW_MEM_HOLE_SIZEK=0x80000
 211
 212 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 213 #default CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC=1
 214
 215 #Opteron K8 1G HT Support
 216 default CONFIG_K8_HT_FREQ_1G_SUPPORT=1
 217
 218 #VGA Console
 219 default CONFIG_CONSOLE_VGA=1
 220 default CONFIG_PCI_ROM_RUN=1
 221
 222 #default CONFIG_USBDEBUG_DIRECT=1
 223
 224 #HT Unit ID offset, default is 1, the typical one, 0 mean only one HT device
 225 default CONFIG_HT_CHAIN_UNITID_BASE=0
 226
 227 #real SB Unit ID, default is 0x20, mean dont touch it at last
 228 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x6
 229
 230 #make the SB HT chain on bus 0, default is not (0)
 231 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 232
 233 #only offset for SB chain?, default is yes(1)
 234 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 235
 236 #allow capable device use that above 4G
 237 #default CONFIG_PCI_64BIT_PREF_MEM=1
 238
 239 ##
 240 ## enable CACHE_AS_RAM specifics
 241 ##
 242 default CONFIG_USE_DCACHE_RAM=1
 243 default CONFIG_DCACHE_RAM_BASE=0xc8000
 244 default CONFIG_DCACHE_RAM_SIZE=0x08000
 245 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 246 default CONFIG_USE_INIT=0
 247
 248 default CONFIG_AP_CODE_IN_CAR=0
 249 default CONFIG_MEM_TRAIN_SEQ=2
 250 default CONFIG_WAIT_BEFORE_CPUS_INIT=0
 251
 252 ##
 253 ## Build code to setup a generic IOAPIC
 254 ##
 255 default CONFIG_IOAPIC=1
 256
 257 ##
 258 ## Clean up the motherboard id strings
 259 ##
 260 default CONFIG_MAINBOARD_PART_NUMBER="m57sli"
 261 default CONFIG_MAINBOARD_VENDOR="GIGABYTE"
 262 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 263 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 264
 265 ###
 266 ### coreboot layout values
 267 ###
 268
 269 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 270 default CONFIG_ROM_IMAGE_SIZE = 65536 - CONFIG_FAILOVER_SIZE
 271
 272 ##
 273 ## Use a small 8K stack
 274 ##
 275 default CONFIG_STACK_SIZE=0x2000
 276
 277 ##
 278 ## Use a small 32K heap
 279 ##
 280 default CONFIG_HEAP_SIZE=0x8000
 281
 282 ##
 283 ## Only use the option table in a normal image
 284 ##
 285 default CONFIG_USE_OPTION_TABLE = (!CONFIG_USE_FALLBACK_IMAGE) && (!CONFIG_USE_FAILOVER_IMAGE )
 286
 287 ##
 288 ## Coreboot C code runs at this location in RAM
 289 ##
 290 default CONFIG_RAMBASE=0x00100000
 291
 292 ##
 293 ## Load the payload from the ROM
 294 ##
 295 default CONFIG_ROM_PAYLOAD = 1
 296
 297 #default CONFIG_COMPRESSED_PAYLOAD_NRV2B = 1
 298
 299 ###
 300 ### Defaults of options that you may want to override in the target config file
 301 ###
 302
 303 ##
 304 ## The default compiler
 305 ##
 306 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 307 default HOSTCC="gcc"
 308
 309 ##
 310 ## Disable the gdb stub by default
 311 ##
 312 default CONFIG_GDB_STUB=0
 313
 314 ##
 315 ## The Serial Console
 316 ##
 317 default CONFIG_USE_PRINTK_IN_CAR=1
 318
 319 # To Enable the Serial Console
 320 default CONFIG_CONSOLE_SERIAL8250=1
 321
 322 ## Select the serial console baud rate
 323 default CONFIG_TTYS0_BAUD=115200
 324 #default CONFIG_TTYS0_BAUD=57600
 325 #default CONFIG_TTYS0_BAUD=38400
 326 #default CONFIG_TTYS0_BAUD=19200
 327 #default CONFIG_TTYS0_BAUD=9600
 328 #default CONFIG_TTYS0_BAUD=4800
 329 #default CONFIG_TTYS0_BAUD=2400
 330 #default CONFIG_TTYS0_BAUD=1200
 331
 332 # Select the serial console base port
 333 default CONFIG_TTYS0_BASE=0x3f8
 334
 335 # Select the serial protocol
 336 # This defaults to 8 data bits, 1 stop bit, and no parity
 337 default CONFIG_TTYS0_LCS=0x3
 338
 339 ##
 340 ### Select the coreboot loglevel
 341 ##
 342 ## EMERG      1   system is unusable
 343 ## ALERT      2   action must be taken immediately
 344 ## CRIT       3   critical conditions
 345 ## ERR        4   error conditions
 346 ## WARNING    5   warning conditions
 347 ## NOTICE     6   normal but significant condition
 348 ## INFO       7   informational
 349 ## CONFIG_DEBUG      8   debug-level messages
 350 ## SPEW       9   Way too many details
 351
 352 ## Request this level of debugging output
 353 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 354 ## At a maximum only compile in this level of debugging
 355 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 356
 357 ##
 358 ## Select power on after power fail setting
 359 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 360
 361 default CONFIG_ID_SECTION_OFFSET=0x80
 362
 363 ### End Options.lb
 364 end