src/mainboard/gigabyte/ga_2761gxdk/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  * Copyright (C) 2007 Silicon Integrated Systems Corp. (SiS)
   7  * Written by Morgan Tsai <my_tsai@sis.com> for SiS.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #if CONFIG_K8_REV_F_SUPPORT == 1
  25 #define K8_REV_F_SUPPORT_F0_F1_WORKAROUND 0
  26 #endif
  27
  28 #include <stdint.h>
  29 #include <string.h>
  30 #include <device/pci_def.h>
  31 #include <device/pci_ids.h>
  32 #include <arch/io.h>
  33 #include <device/pnp_def.h>
  34 #include <arch/romcc_io.h>
  35 #include <cpu/x86/lapic.h>
  36 #include <pc80/mc146818rtc.h>
  37 #include <console/console.h>
  38 #include <usbdebug.h>
  39 #include <spd.h>
  40 #include <cpu/amd/model_fxx_rev.h>
  41 #include "southbridge/sis/sis966/sis966.h"
  42 #include "southbridge/sis/sis966/sis966_early_smbus.c"
  43 #include "southbridge/sis/sis966/sis966_enable_rom.c"
  44 #include "northbridge/amd/amdk8/raminit.h"
  45 #include "cpu/amd/model_fxx/apic_timer.c"
  46 #include "lib/delay.c"
  47 #include "cpu/x86/lapic/boot_cpu.c"
  48 #include "northbridge/amd/amdk8/reset_test.c"
  49 #include "superio/ite/it8716f/it8716f_early_serial.c"
  50 #include "superio/ite/it8716f/it8716f_early_init.c"
  51 #include "cpu/x86/bist.h"
  52 #include "northbridge/amd/amdk8/debug.c"
  53 #include "cpu/x86/mtrr/earlymtrr.c"
  54 #include "northbridge/amd/amdk8/setup_resource_map.c"
  55 #include "southbridge/sis/sis966/sis966_early_ctrl.c"
  56
  57 #define SERIAL_DEV PNP_DEV(0x2e, IT8716F_SP1)
  58
  59 static void memreset(int controllers, const struct mem_controller *ctrl)
  60 {
  61 }
  62
  63 static inline void activate_spd_rom(const struct mem_controller *ctrl)
  64 {
  65         /* nothing to do */
  66 }
  67
  68 static inline int spd_read_byte(unsigned device, unsigned address)
  69 {
  70         return smbus_read_byte(device, address);
  71 }
  72
  73 #include "northbridge/amd/amdk8/amdk8_f.h"
  74 #include "northbridge/amd/amdk8/incoherent_ht.c"
  75 #include "northbridge/amd/amdk8/coherent_ht.c"
  76 #include "northbridge/amd/amdk8/raminit_f.c"
  77 #include "lib/generic_sdram.c"
  78 #include "resourcemap.c"
  79 #include "cpu/amd/dualcore/dualcore.c"
  80
  81 #define SIS966_NUM 1
  82 #define SIS966_USE_NIC 1
  83 #define SIS966_USE_AZA 1
  84
  85 #define SIS966_PCI_E_X_0 0
  86
  87 #define SIS966_MB_SETUP \
  88         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+37, 0x00, 0x44,/* GPIO38 PCI_REQ3 */ \
  89         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+38, 0x00, 0x44,/* GPIO39 PCI_GNT3 */ \
  90         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+39, 0x00, 0x44,/* GPIO40 PCI_GNT2 */ \
  91         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+40, 0x00, 0x44,/* GPIO41 PCI_REQ2 */ \
  92         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+59, 0x00, 0x60,/* GPIP60 FANCTL0 */ \
  93         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+60, 0x00, 0x60,/* GPIO61 FANCTL1 */
  94
  95 #include "southbridge/sis/sis966/sis966_early_setup_ss.h"
  96 #include "cpu/amd/car/post_cache_as_ram.c"
  97 #include "cpu/amd/model_fxx/init_cpus.c"
  98 #include "cpu/amd/model_fxx/fidvid.c"
  99 #include "northbridge/amd/amdk8/early_ht.c"
 100
 101 static void sio_setup(void)
 102 {
 103         uint32_t dword;
 104         uint8_t byte;
 105
 106         byte = pci_read_config8(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0x7b);
 107         byte |= 0x20;
 108         pci_write_config8(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0x7b, byte);
 109
 110         dword = pci_read_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa0);
 111         dword |= (1<<0);
 112         pci_write_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa0, dword);
 113
 114         dword = pci_read_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa4);
 115         dword |= (1<<16);
 116         pci_write_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa4, dword);
 117 }
 118
 119 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx)
 120 {
 121         static const uint16_t spd_addr [] = {
 122                         // Node 0
 123                         DIMM0, DIMM2, 0, 0,
 124                         DIMM1, DIMM3, 0, 0,
 125                         // Node 1
 126                         DIMM4, DIMM6, 0, 0,
 127                         DIMM5, DIMM7, 0, 0,
 128         };
 129
 130         struct sys_info *sysinfo = (struct sys_info *)(CONFIG_DCACHE_RAM_BASE +
 131                 CONFIG_DCACHE_RAM_SIZE - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE);
 132
 133         int needs_reset = 0;
 134         unsigned bsp_apicid = 0;
 135
 136         if (!cpu_init_detectedx && boot_cpu()) {
 137                 /* Nothing special needs to be done to find bus 0 */
 138                 /* Allow the HT devices to be found */
 139
 140                 enumerate_ht_chain();
 141
 142                 sio_setup();
 143
 144                 /* Setup the sis966 */
 145                 sis966_enable_rom();
 146         }
 147
 148         if (bist == 0) {
 149                 bsp_apicid = init_cpus(cpu_init_detectedx, sysinfo);
 150         }
 151
 152         pnp_enter_ext_func_mode(SERIAL_DEV);
 153         pnp_write_config(SERIAL_DEV, 0x23, 0);
 154         it8716f_enable_dev(SERIAL_DEV, CONFIG_TTYS0_BASE);
 155         pnp_exit_ext_func_mode(SERIAL_DEV);
 156
 157         setup_mb_resource_map();
 158
 159         uart_init();
 160
 161         /* Halt if there was a built in self test failure */
 162         report_bist_failure(bist);
 163
 164 #if CONFIG_USBDEBUG
 165         sis966_enable_usbdebug(CONFIG_USBDEBUG_DEFAULT_PORT);
 166         early_usbdebug_init();
 167 #endif
 168         console_init();
 169         printk(BIOS_DEBUG, "*sysinfo range: [%p,%p]\n",sysinfo,sysinfo+1);
 170
 171         print_debug("bsp_apicid="); print_debug_hex8(bsp_apicid); print_debug("\n");
 172
 173 #if CONFIG_MEM_TRAIN_SEQ == 1
 174         set_sysinfo_in_ram(0); // in BSP so could hold all ap until sysinfo is in ram
 175 #endif
 176         setup_coherent_ht_domain(); // routing table and start other core0
 177
 178         wait_all_core0_started();
 179 #if CONFIG_LOGICAL_CPUS==1
 180         // It is said that we should start core1 after all core0 launched
 181         /* becase optimize_link_coherent_ht is moved out from setup_coherent_ht_domain,
 182          * So here need to make sure last core0 is started, esp for two way system,
 183          * (there may be apic id conflicts in that case)
 184          */
 185         start_other_cores();
 186         wait_all_other_cores_started(bsp_apicid);
 187 #endif
 188
 189         /* it will set up chains and store link pair for optimization later */
 190         ht_setup_chains_x(sysinfo); // it will init sblnk and sbbusn, nodes, sbdn
 191
 192 #if CONFIG_SET_FIDVID
 193         {
 194                 msr_t msr;
 195                 msr=rdmsr(0xc0010042);
 196                 print_debug("begin msr fid, vid "); print_debug_hex32( msr.hi ); print_debug_hex32(msr.lo); print_debug("\n");
 197
 198         }
 199
 200         enable_fid_change();
 201
 202         enable_fid_change_on_sb(sysinfo->sbbusn, sysinfo->sbdn);
 203
 204         init_fidvid_bsp(bsp_apicid);
 205
 206         // show final fid and vid
 207         {
 208                 msr_t msr;
 209                 msr=rdmsr(0xc0010042);
 210                 print_debug("end   msr fid, vid "); print_debug_hex32( msr.hi ); print_debug_hex32(msr.lo); print_debug("\n");
 211
 212         }
 213 #endif
 214
 215         needs_reset |= optimize_link_coherent_ht();
 216         needs_reset |= optimize_link_incoherent_ht(sysinfo);
 217
 218         // fidvid change will issue one LDTSTOP and the HT change will be effective too
 219         if (needs_reset) {
 220                 print_info("ht reset -\n");
 221                 soft_reset();
 222         }
 223         allow_all_aps_stop(bsp_apicid);
 224
 225         //It's the time to set ctrl in sysinfo now;
 226         fill_mem_ctrl(sysinfo->nodes, sysinfo->ctrl, spd_addr);
 227
 228         sis_init_stage1();
 229         enable_smbus();
 230
 231         //do we need apci timer, tsc...., only debug need it for better output
 232         /* all ap stopped? */
 233 //        init_timer(); // Need to use TMICT to synconize FID/VID
 234
 235         sdram_initialize(sysinfo->nodes, sysinfo->ctrl, sysinfo);
 236
 237         sis_init_stage2();
 238         post_cache_as_ram(); // bsp swtich stack to ram and copy sysinfo ram now
 239 }