src/mainboard/gigabyte/ga_2761gxdk/get_bus_conf.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  * Copyright (C) 2007 Silicon Integrated Systems Corp. (SiS)
   7  * Written by Morgan Tsai <my_tsai@sis.com> for SiS.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #include <console/console.h>
  25 #include <device/pci.h>
  26 #include <device/pci_ids.h>
  27 #include <string.h>
  28 #include <stdint.h>
  29 #if CONFIG_LOGICAL_CPUS==1
  30 #include <cpu/amd/dualcore.h>
  31 #endif
  32
  33 #include <cpu/amd/amdk8_sysconf.h>
  34 #include <stdlib.h>
  35
  36
  37 // Global variables for MB layouts and these will be shared by irqtable mptable and acpi_tables
  38 //busnum is default
  39         unsigned char bus_isa;
  40         unsigned char bus_sis966[8]; //1
  41         unsigned apicid_sis966;
  42
  43
  44 unsigned pci1234x[] =
  45 {        //Here you only need to set value in pci1234 for HT-IO that could be installed or not
  46          //You may need to preset pci1234 for HTIO board, please refer to src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail
  47         0x0000ff0,
  48 //        0x0000ff0,
  49 //        0x0000ff0,
  50 //        0x0000ff0,
  51 //        0x0000ff0,
  52 //        0x0000ff0,
  53 //        0x0000ff0,
  54 //        0x0000ff0
  55 };
  56 unsigned hcdnx[] =
  57 { //HT Chain device num, actually it is unit id base of every ht device in chain, assume every chain only have 4 ht device at most
  58         0x20202020,
  59 //      0x20202020,
  60 //        0x20202020,
  61 //        0x20202020,
  62 //        0x20202020,
  63 //        0x20202020,
  64 //        0x20202020,
  65 //        0x20202020,
  66 };
  67 unsigned bus_type[256];
  68
  69 extern void get_sblk_pci1234(void);
  70
  71 static unsigned get_bus_conf_done = 0;
  72
  73 void get_bus_conf(void)
  74 {
  75
  76         unsigned apicid_base;
  77         unsigned sbdn;
  78
  79         device_t dev;
  80         int i, j;
  81
  82         if(get_bus_conf_done==1) return; //do it only once
  83
  84         get_bus_conf_done = 1;
  85
  86         sysconf.hc_possible_num = ARRAY_SIZE(pci1234x);
  87         for(i=0;i<sysconf.hc_possible_num; i++) {
  88                 sysconf.pci1234[i] = pci1234x[i];
  89                 sysconf.hcdn[i] = hcdnx[i];
  90         }
  91
  92         get_sblk_pci1234();
  93
  94         sysconf.sbdn = (sysconf.hcdn[0] & 0xff); // first byte of first chain
  95         sbdn = sysconf.sbdn;
  96
  97         for(i=0; i<8; i++) {
  98                 bus_sis966[i] = 0;
  99         }
 100
 101         for(i=0;i<256; i++) {
 102                 bus_type[i] = 0;
 103         }
 104
 105         bus_type[0] = 1; //pci
 106
 107         bus_sis966[0] = (sysconf.pci1234[0] >> 16) & 0xff;
 108
 109         bus_type[bus_sis966[0]] = 1;
 110
 111                 /* SIS966 */
 112                 dev = dev_find_slot(bus_sis966[0], PCI_DEVFN(sbdn + 0x06,0));
 113                 if (dev) {
 114                         bus_sis966[1] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 115                         bus_sis966[2] = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 116                         bus_sis966[2]++;
 117                         for(j=bus_sis966[1];j<bus_sis966[2]; j++) bus_type[j] = 1;
 118                 }
 119                 else {
 120                         printk_debug("ERROR - could not find PCI 1:%02x.0, using defaults\n", sbdn + 0x06);
 121
 122                         bus_sis966[1] = 2;
 123                         bus_sis966[2] = 3;
 124                 }
 125
 126                 for(i=2; i<8;i++) {
 127                         dev = dev_find_slot(bus_sis966[0], PCI_DEVFN(sbdn + 0x0a + i - 2 , 0));
 128                         if (dev) {
 129                                 bus_sis966[i] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 130                                 bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 131                                 bus_isa++;
 132                                 for(j=bus_sis966[i];j<bus_isa; j++) bus_type[j] = 1;
 133                         }
 134                         else {
 135                                 printk_debug("ERROR - could not find PCI %02x:%02x.0, using defaults\n", bus_sis966[0], sbdn + 0x0a + i - 2 );
 136                                 bus_isa = bus_sis966[i-1]+1;
 137                         }
 138                 }
 139
 140
 141 /*I/O APICs:    APIC ID Version State           Address*/
 142 #if CONFIG_LOGICAL_CPUS==1
 143         apicid_base = get_apicid_base(1);
 144 #else
 145         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 146 #endif
 147         apicid_sis966 = apicid_base+0;
 148
 149 }