src/mainboard/getac/p470/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007-2008 coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; version 2 of
   9  * the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
  19  * MA 02110-1301 USA
  20  */
  21
  22 #include <device/device.h>
  23 #include <device/pci.h>
  24 #include <console/console.h>
  25 #include <arch/smp/mpspec.h>
  26 #include <arch/ioapic.h>
  27 #include <string.h>
  28 #include <stdint.h>
  29
  30 static void *smp_write_config_table(void *v)
  31 {
  32         static const char sig[4] = "PCMP";
  33         static const char oem[8] = "COREBOOT";
  34         static const char productid[12] = "P470        ";
  35         struct mp_config_table *mc;
  36         int i;
  37         int max_pci_bus, isa_bus;
  38
  39         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  40         memset(mc, 0, sizeof(*mc));
  41
  42         memcpy(mc->mpc_signature, sig, sizeof(sig));
  43         mc->mpc_length = sizeof(*mc); /* initially just the header */
  44         mc->mpc_spec = 0x04;
  45         mc->mpc_checksum = 0; /* not yet computed */
  46         memcpy(mc->mpc_oem, oem, sizeof(oem));
  47         memcpy(mc->mpc_productid, productid, sizeof(productid));
  48         mc->mpc_oemptr = 0;
  49         mc->mpc_oemsize = 0;
  50         mc->mpc_entry_count = 0; /* No entries yet... */
  51         mc->mpc_lapic = LAPIC_ADDR;
  52         mc->mpe_length = 0;
  53         mc->mpe_checksum = 0;
  54         mc->reserved = 0;
  55
  56         smp_write_processors(mc);
  57
  58         max_pci_bus = 5; // XXX read me from bridges.
  59
  60         /* ISA bus follows */
  61         isa_bus = max_pci_bus + 1;
  62
  63         /* Bus:         Bus ID  Type */
  64         for (i=0; i <= max_pci_bus; i++)
  65                 smp_write_bus(mc, i, "PCI   ");
  66
  67         smp_write_bus(mc, isa_bus, "ISA   ");
  68
  69         /* I/O APICs:   APIC ID Version State           Address */
  70         smp_write_ioapic(mc, 2, 0x20, IO_APIC_ADDR);
  71
  72         /* Legacy Interrupts */
  73         mptable_add_isa_interrupts(mc, isa_bus, 0x2, 0);
  74
  75         /* Builtin devices on Bus 0 */
  76         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x8, 0x2, 0x10);
  77         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x7d, 0x2, 0x13);
  78         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x74, 0x2, 0x17);
  79         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x75, 0x2, 0x13);
  80         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x76, 0x2, 0x12);
  81         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x77, 0x2, 0x10);
  82         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x6c, 0x2, 0x10);
  83         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x70, 0x2, 0x10);
  84         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x0, 0x71, 0x2, 0x11);
  85
  86         /* Firewire 4:0.0 */
  87         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x4, 0x0, 0x2, 0x10);
  88
  89         // riser slot top 5:8.0
  90         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x5, 0x20, 0x2, 0x14);
  91         // riser slot middle 5:9.0
  92         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x5, 0x24, 0x2, 0x15);
  93         // riser slot bottom 5:a.0
  94         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x5, 0x28, 0x2, 0x16);
  95
  96         /* Onboard Ethernet */
  97         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0x1, 0x0, 0x2, 0x10);
  98
  99         /* Local Ints:  Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 100         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, isa_bus, 0x0, MP_APIC_ALL, 0x0);
 101         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, isa_bus, 0x0, MP_APIC_ALL, 0x1);
 102
 103         /* Compute the checksums */
 104         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 105         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 106
 107         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n", mc, smp_next_mpe_entry(mc));
 108
 109         return smp_next_mpe_entry(mc);
 110 }
 111
 112 unsigned long write_smp_table(unsigned long addr)
 113 {
 114         void *v;
 115         v = smp_write_floating_table(addr);
 116         return (unsigned long)smp_write_config_table(v);
 117 }