src/mainboard/eaglelion/5bcm/Config.lb

   1 ## XIP_ROM_SIZE must be a power of 2.
   2 default XIP_ROM_SIZE = 64 * 1024
   3 include /config/nofailovercalculation.lb
   4
   5 ##
   6 ## Set all of the defaults for an x86 architecture
   7 ##
   8
   9 arch i386 end
  10
  11 ##
  12 ## Build the objects we have code for in this directory.
  13 ##
  14
  15 driver mainboard.o
  16
  17 if HAVE_PIRQ_TABLE object irq_tables.o end
  18 #object reset.o
  19
  20 ##
  21 ## Romcc output
  22 ##
  23 makerule ./failover.E
  24         depends "$(MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  25         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  26 end
  27
  28 makerule ./failover.inc
  29         depends "$(MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  30         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  31 end
  32
  33 makerule ./auto.E
  34         depends "$(MAINBOARD)/auto.c option_table.h ../romcc"
  35         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  36 end
  37 makerule ./auto.inc
  38         depends "$(MAINBOARD)/auto.c option_table.h ../romcc"
  39         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  40 end
  41
  42 ##
  43 ## Build our 16 bit and 32 bit coreboot entry code
  44 ##
  45 mainboardinit cpu/x86/16bit/entry16.inc
  46 mainboardinit cpu/x86/32bit/entry32.inc
  47 ldscript /cpu/x86/16bit/entry16.lds
  48 ldscript /cpu/x86/32bit/entry32.lds
  49
  50 ##
  51 ## Build our reset vector (This is where coreboot is entered)
  52 ##
  53 if USE_FALLBACK_IMAGE
  54         mainboardinit cpu/x86/16bit/reset16.inc
  55         ldscript /cpu/x86/16bit/reset16.lds
  56 else
  57         mainboardinit cpu/x86/32bit/reset32.inc
  58         ldscript /cpu/x86/32bit/reset32.lds
  59 end
  60
  61 ### Should this be in the northbridge code?
  62 mainboardinit arch/i386/lib/cpu_reset.inc
  63
  64 ##
  65 ## Include an id string (For safe flashing)
  66 ##
  67 mainboardinit arch/i386/lib/id.inc
  68 ldscript /arch/i386/lib/id.lds
  69
  70 ###
  71 ### This is the early phase of coreboot startup
  72 ### Things are delicate and we test to see if we should
  73 ### failover to another image.
  74 ###
  75 if USE_FALLBACK_IMAGE
  76         ldscript /arch/i386/lib/failover.lds
  77         mainboardinit ./failover.inc
  78 end
  79
  80 ###
  81 ### O.k. We aren't just an intermediary anymore!
  82 ###
  83
  84 ##
  85 ## Setup RAM
  86 ##
  87 mainboardinit cpu/x86/fpu/enable_fpu.inc
  88 mainboardinit cpu/amd/model_gx1/cpu_setup.inc
  89 mainboardinit cpu/amd/model_gx1/gx_setup.inc
  90 mainboardinit ./auto.inc
  91
  92 ##
  93 ## Include the secondary Configuration files
  94 ##
  95 dir /pc80
  96 config chip.h
  97
  98 chip northbridge/amd/gx1
  99   device pci_domain 0 on
 100     device pci 0.0 on end
 101       chip southbridge/amd/cs5530
 102         device pci 12.0 on
 103           chip superio/nsc/pc97317
 104             device pnp 2e.0 on          # Keyboard
 105                io 0x60 = 0x60
 106                io 0x62 = 0x64
 107               irq 0x70 = 1
 108             end
 109             device pnp 2e.1 on          # Mouse
 110               irq 0x70 = 12
 111             end
 112             device pnp 2e.2 on          # RTC
 113                io 0x60 = 0x70
 114               irq 0x70 = 8
 115             end
 116             device pnp 2e.3 off         # FDC
 117             end
 118             device pnp 2e.4 on          # Parallel Port
 119                io 0x60 = 0x378
 120               irq 0x70 = 7
 121             end
 122             device pnp 2e.5 on          # COM2
 123                io 0x60 = 0x2f8
 124               irq 0x70 = 3
 125             end
 126             device pnp 2e.6 on          # COM1
 127                io 0x60 = 0x3f8
 128               irq 0x70 = 4
 129             end
 130             device pnp 2e.7 on          # GPIO
 131                io 0x60 = 0xe0
 132             end
 133             device pnp 2e.8 on          # Power Management
 134                io 0x60 = 0xe800
 135             end
 136             register "com1" = "{115200}"
 137             register "com2" = "{38400}"
 138           end
 139         device pci 12.1 off end         # SMI
 140         device pci 12.2 on  end         # IDE
 141         device pci 12.3 off end         # Audio
 142         device pci 12.4 off end         # VGA
 143       end
 144     end
 145   end
 146
 147   chip cpu/amd/model_gx1
 148   end
 149
 150 end
 151