src/mainboard/broadcom/blast/Options.lb

   1 uses CONFIG_HAVE_MP_TABLE
   2 uses CONFIG_CBFS
   3 uses CONFIG_HAVE_PIRQ_TABLE
   4 uses CONFIG_HAVE_ACPI_TABLES
   5 uses CONFIG_HAVE_ACPI_RESUME
   6 uses CONFIG_USE_FALLBACK_IMAGE
   7 uses CONFIG_HAVE_FALLBACK_BOOT
   8 uses CONFIG_HAVE_HARD_RESET
   9 uses CONFIG_IRQ_SLOT_COUNT
  10 uses CONFIG_HAVE_OPTION_TABLE
  11 uses CONFIG_MAX_CPUS
  12 uses CONFIG_MAX_PHYSICAL_CPUS
  13 uses CONFIG_LOGICAL_CPUS
  14 uses CONFIG_IOAPIC
  15 uses CONFIG_SMP
  16 uses CONFIG_FALLBACK_SIZE
  17 uses CONFIG_ROM_SIZE
  18 uses CONFIG_ROM_SECTION_SIZE
  19 uses CONFIG_ROM_IMAGE_SIZE
  20 uses CONFIG_ROM_SECTION_SIZE
  21 uses CONFIG_ROM_SECTION_OFFSET
  22 uses CONFIG_ROM_PAYLOAD
  23 uses CONFIG_ROM_PAYLOAD_START
  24 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  25 uses CONFIG_PRECOMPRESSED_PAYLOAD
  26 uses CONFIG_PAYLOAD_SIZE
  27 uses CONFIG_ROMBASE
  28 uses CONFIG_XIP_ROM_SIZE
  29 uses CONFIG_XIP_ROM_BASE
  30 uses CONFIG_STACK_SIZE
  31 uses CONFIG_HEAP_SIZE
  32 uses CONFIG_USE_OPTION_TABLE
  33 uses CONFIG_LB_CKS_RANGE_START
  34 uses CONFIG_LB_CKS_RANGE_END
  35 uses CONFIG_LB_CKS_LOC
  36 uses CONFIG_MAINBOARD_PART_NUMBER
  37 uses CONFIG_MAINBOARD_VENDOR
  38 uses CONFIG_MAINBOARD
  39 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  40 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  41 uses COREBOOT_EXTRA_VERSION
  42 uses CONFIG_RAMBASE
  43 uses CONFIG_TTYS0_BAUD
  44 uses CONFIG_TTYS0_BASE
  45 uses CONFIG_TTYS0_LCS
  46 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  47 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  48 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  49 uses CONFIG_CONSOLE_SERIAL8250
  50 uses CONFIG_HAVE_INIT_TIMER
  51 uses CONFIG_GDB_STUB
  52 uses CONFIG_GDB_STUB
  53 uses CONFIG_CROSS_COMPILE
  54 uses CC
  55 uses HOSTCC
  56 uses CONFIG_OBJCOPY
  57 uses CONFIG_CONSOLE_VGA
  58 uses CONFIG_PCI_ROM_RUN
  59 uses CONFIG_HW_MEM_HOLE_SIZEK
  60 uses CONFIG_HT_CHAIN_UNITID_BASE
  61 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  62 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  63
  64 uses CONFIG_USE_DCACHE_RAM
  65 uses CONFIG_DCACHE_RAM_BASE
  66 uses CONFIG_DCACHE_RAM_SIZE
  67 uses CONFIG_USE_INIT
  68 uses CONFIG_USE_PRINTK_IN_CAR
  69
  70 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  71
  72 ###
  73 ### Build options
  74 ###
  75
  76 ##
  77 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  78 ##
  79 default CONFIG_ROM_SIZE=524288
  80
  81 ##
  82 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  83 ##
  84 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
  85
  86 ##
  87 ## Build code for the fallback boot
  88 ##
  89 default CONFIG_HAVE_FALLBACK_BOOT=1
  90
  91 ##
  92 ## Build code to reset the motherboard from coreboot
  93 ##
  94 default CONFIG_HAVE_HARD_RESET=1
  95
  96 ##
  97 ## Build code to export a programmable irq routing table
  98 ##
  99 default CONFIG_HAVE_PIRQ_TABLE=1
 100 default CONFIG_IRQ_SLOT_COUNT=11
 101
 102 ##
 103 ## Build code to export an x86 MP table
 104 ## Useful for specifying IRQ routing values
 105 ##
 106 default CONFIG_HAVE_MP_TABLE=1
 107
 108 ##
 109 ## Build code to export a CMOS option table
 110 ##
 111 default CONFIG_HAVE_OPTION_TABLE=1
 112
 113 ##
 114 ## Move the default coreboot cmos range off of AMD RTC registers
 115 ##
 116 default CONFIG_LB_CKS_RANGE_START=49
 117 default CONFIG_LB_CKS_RANGE_END=122
 118 default CONFIG_LB_CKS_LOC=123
 119
 120 ##
 121 ## Build code for SMP support
 122 ## Only worry about 2 micro processors
 123 ##
 124 default CONFIG_SMP=1
 125 default CONFIG_MAX_CPUS=4
 126 default CONFIG_MAX_PHYSICAL_CPUS=2
 127 default CONFIG_LOGICAL_CPUS=1
 128
 129 #1G memory hole
 130 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 131
 132 #VGA Console
 133 #default CONFIG_CONSOLE_VGA=1
 134 #default CONFIG_PCI_ROM_RUN=1
 135
 136 #HT Unit ID offset
 137 default CONFIG_HT_CHAIN_UNITID_BASE=0x6
 138
 139 #real SB Unit ID
 140 default CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
 141
 142 #make the SB HT chain on bus 0
 143 default CONFIG_SB_HT_CHAIN_ON_BUS0=1
 144
 145 ##
 146 ## enable CACHE_AS_RAM specifics
 147 ##
 148 default CONFIG_USE_DCACHE_RAM=1
 149 default CONFIG_DCACHE_RAM_BASE=0xcf000
 150 default CONFIG_DCACHE_RAM_SIZE=0x1000
 151 default CONFIG_USE_INIT=0
 152
 153 ##
 154 ## Build code to setup a generic IOAPIC
 155 ##
 156 default CONFIG_IOAPIC=1
 157
 158 ##
 159 ## Clean up the motherboard id strings
 160 ##
 161 default CONFIG_MAINBOARD_PART_NUMBER="blast"
 162 default CONFIG_MAINBOARD_VENDOR="Broadcom"
 163 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x161f
 164 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x3050
 165
 166
 167 ###
 168 ### coreboot layout values
 169 ###
 170
 171 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 172 default CONFIG_ROM_IMAGE_SIZE = 65536
 173
 174 ##
 175 ## Use a small 8K stack
 176 ##
 177 default CONFIG_STACK_SIZE=0x2000
 178
 179 ##
 180 ## Use a small 16K heap
 181 ##
 182 default CONFIG_HEAP_SIZE=0x4000
 183
 184 ##
 185 ## Only use the option table in a normal image
 186 ##
 187 default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 188
 189 ##
 190 ## Coreboot C code runs at this location in RAM
 191 ##
 192 default CONFIG_RAMBASE=0x00004000
 193
 194 ##
 195 ## Load the payload from the ROM
 196 ##
 197 default CONFIG_ROM_PAYLOAD = 1
 198
 199 ###
 200 ### Defaults of options that you may want to override in the target config file
 201 ###
 202
 203 ##
 204 ## The default compiler
 205 ##
 206 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 207 default HOSTCC="gcc"
 208
 209 ##
 210 ## Disable the gdb stub by default
 211 ##
 212 default CONFIG_GDB_STUB=0
 213
 214 default CONFIG_USE_PRINTK_IN_CAR=1
 215
 216 ##
 217 ## The Serial Console
 218 ##
 219
 220 # To Enable the Serial Console
 221 default CONFIG_CONSOLE_SERIAL8250=1
 222
 223 ## Select the serial console baud rate
 224 default CONFIG_TTYS0_BAUD=115200
 225 #default CONFIG_TTYS0_BAUD=57600
 226 #default CONFIG_TTYS0_BAUD=38400
 227 #default CONFIG_TTYS0_BAUD=19200
 228 #default CONFIG_TTYS0_BAUD=9600
 229 #default CONFIG_TTYS0_BAUD=4800
 230 #default CONFIG_TTYS0_BAUD=2400
 231 #default CONFIG_TTYS0_BAUD=1200
 232
 233 # Select the serial console base port
 234 default CONFIG_TTYS0_BASE=0x3f8
 235
 236 # Select the serial protocol
 237 # This defaults to 8 data bits, 1 stop bit, and no parity
 238 default CONFIG_TTYS0_LCS=0x3
 239
 240 ##
 241 ### Select the coreboot loglevel
 242 ##
 243 ## EMERG      1   system is unusable
 244 ## ALERT      2   action must be taken immediately
 245 ## CRIT       3   critical conditions
 246 ## ERR        4   error conditions
 247 ## WARNING    5   warning conditions
 248 ## NOTICE     6   normal but significant condition
 249 ## INFO       7   informational
 250 ## CONFIG_DEBUG      8   debug-level messages
 251 ## SPEW       9   Way too many details
 252
 253 ## Request this level of debugging output
 254 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 255 ## At a maximum only compile in this level of debugging
 256 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 257
 258 ##
 259 ## Select power on after power fail setting
 260 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 261
 262 ### End Options.lb
 263 #
 264 # CBFS
 265 #
 266 #
 267 default CONFIG_CBFS=1
 268 end