src/mainboard/asus/mew-am/Config.lb

   1 ##
   2 ## This file is part of the LinuxBIOS project.
   3 ##
   4 ## Copyright (C) 2007 Uwe Hermann <uwe@hermann-uwe.de>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 if USE_FALLBACK_IMAGE
  22         default ROM_SECTION_SIZE = FALLBACK_SIZE
  23         default ROM_SECTION_OFFSET = (ROM_SIZE - FALLBACK_SIZE)
  24 else
  25         default ROM_SECTION_SIZE = (ROM_SIZE - FALLBACK_SIZE)
  26         default ROM_SECTION_OFFSET = 0
  27 end
  28 default CONFIG_ROM_PAYLOAD_START = (0xffffffff - ROM_SIZE
  29                                     + ROM_SECTION_OFFSET + 1)
  30 default PAYLOAD_SIZE = (ROM_SECTION_SIZE - ROM_IMAGE_SIZE)
  31 default _ROMBASE = (CONFIG_ROM_PAYLOAD_START + PAYLOAD_SIZE)
  32 default XIP_ROM_SIZE = 64 * 1024
  33 default XIP_ROM_BASE = (_ROMBASE + ROM_IMAGE_SIZE - XIP_ROM_SIZE)
  34 arch i386 end
  35 driver mainboard.o
  36 if HAVE_PIRQ_TABLE
  37         object irq_tables.o
  38 end
  39 makerule ./failover.E
  40         depends "$(MAINBOARD)/../../../arch/i386/lib/failover.c ./romcc"
  41         action "./romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  42 end
  43 makerule ./failover.inc
  44         depends "$(MAINBOARD)/../../../arch/i386/lib/failover.c ./romcc"
  45         action "./romcc -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  46 end
  47 makerule ./auto.E
  48         # depends       "$(MAINBOARD)/auto.c option_table.h ./romcc"
  49         depends "$(MAINBOARD)/auto.c ./romcc"
  50         # Note: The -mcpu=p2 is important, or else... 'too few registers'.
  51         action  "./romcc -mcpu=p2 -E -O -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  52 end
  53 makerule ./auto.inc
  54         # depends "$(MAINBOARD)/auto.c option_table.h ./romcc"
  55         depends "$(MAINBOARD)/auto.c ./romcc"
  56         # Note: The -mcpu=p2 is important, or else... 'too few registers'.
  57         action  "./romcc -mcpu=p2 -O -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  58 end
  59 mainboardinit cpu/x86/16bit/entry16.inc
  60 mainboardinit cpu/x86/32bit/entry32.inc
  61 ldscript /cpu/x86/16bit/entry16.lds
  62 ldscript /cpu/x86/32bit/entry32.lds
  63 if USE_FALLBACK_IMAGE
  64         mainboardinit cpu/x86/16bit/reset16.inc
  65         ldscript /cpu/x86/16bit/reset16.lds
  66 else
  67         mainboardinit cpu/x86/32bit/reset32.inc
  68         ldscript /cpu/x86/32bit/reset32.lds
  69 end
  70 mainboardinit arch/i386/lib/cpu_reset.inc
  71 mainboardinit arch/i386/lib/id.inc
  72 ldscript /arch/i386/lib/id.lds
  73 if USE_FALLBACK_IMAGE
  74         ldscript /arch/i386/lib/failover.lds
  75         mainboardinit ./failover.inc
  76 end
  77 mainboardinit cpu/x86/fpu/enable_fpu.inc
  78 mainboardinit cpu/x86/mmx/enable_mmx.inc
  79 mainboardinit ./auto.inc
  80 mainboardinit cpu/x86/mmx/disable_mmx.inc
  81
  82 dir /pc80
  83 config chip.h
  84
  85 # TODO: On-board graphics.
  86 chip northbridge/intel/i82810           # Northbridge
  87   device apic_cluster 0 on              # APIC cluster
  88     chip cpu/intel/socket_PGA370        # CPU
  89       device apic 0 on end              # APIC
  90     end
  91   end
  92   device pci_domain 0 on                # PCI domain
  93     device pci 0.0 on end               # Graphics Memory Controller Hub (GMCH)
  94     device pci 1.0 on end               # Chipset Graphics Controller (CGC)
  95     chip southbridge/intel/i82801xx     # Southbridge
  96       device pci 1e.0 on end            # PCI bridge
  97       device pci 1f.0 on                # ISA bridge
  98         chip superio/smsc/smscsuperio   # Super I/O
  99           device pnp 2e.0 on            # Floppy
 100             io 0x60 = 0x3f0
 101             irq 0x70 = 6
 102             drq 0x74 = 2
 103           end
 104           device pnp 2e.3 on            # Parallel port
 105             io 0x60 = 0x378
 106             irq 0x70 = 7
 107             drq 0x74 = 4
 108           end
 109           device pnp 2e.4 on            # COM1
 110             io 0x60 = 0x3f8
 111             irq 0x70 = 4
 112           end
 113           device pnp 2e.5 on            # COM2 / IR
 114             io 0x60 = 0x2f8
 115             irq 0x70 = 3
 116           end
 117           device pnp 2e.7 on            # PS/2 keyboard / mouse
 118             io 0x60 = 0x60
 119             io 0x62 = 0x64
 120             irq 0x70 = 1                # PS/2 keyboard interrupt
 121             irq 0x72 = 12               # PS/2 mouse interrupt
 122           end
 123           device pnp 2e.9 on            # Game port
 124             io 0x60 = 0x201
 125           end
 126           device pnp 2e.a on            # Power-management events (PME)
 127             io 0x60 = 0x600
 128           end
 129           device pnp 2e.b on            # MIDI port (MPU-401)
 130             io 0x60 = 0x330
 131             irq 0x70 = 5
 132           end
 133         end
 134       end
 135       device pci 1f.1 on end            # IDE
 136       device pci 1f.2 on end            # USB
 137       device pci 1f.3 on end            # SMbus
 138       device pci 1f.5 off end           # AC'97 audio (N/A, uses CS4280 chip)
 139       device pci 1f.6 off end           # AC'97 modem (N/A)
 140       register "ide0_enable" = "1"
 141       register "ide1_enable" = "1"
 142     end
 143   end
 144 end