src/mainboard/asrock/e350m1/get_bus_conf.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2011 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/pci.h>
  22 #include <device/pci_ids.h>
  23 #include <string.h>
  24 #include <stdint.h>
  25 #include <stdlib.h>
  26 #include <cpu/amd/amdfam14.h>
  27 #if CONFIG_AMD_SB_CIMX
  28 #include "sb_cimx.h"
  29 #endif
  30
  31
  32 /* Global variables for MB layouts and these will be shared by irqtable mptable
  33 * and acpi_tables busnum is default.
  34 */
  35 u8 bus_isa;
  36 u8 bus_sb800[3];
  37 u32 apicid_sb800;
  38
  39 /*
  40 * Here you only need to set value in pci1234 for HT-IO that could be installed or not
  41 * You may need to preset pci1234 for HTIO board,
  42 * please refer to src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail
  43 */
  44 u32 pci1234x[] = {
  45   0x0000ff0,
  46 };
  47
  48 u32 bus_type[256];
  49 u32 sbdn_sb800;
  50
  51 static u32 get_bus_conf_done = 0;
  52
  53
  54 void get_bus_conf(void)
  55 {
  56   u32 apicid_base;
  57   u32 status;
  58
  59   device_t dev;
  60   int i, j;
  61
  62   if (get_bus_conf_done == 1)
  63     return;   /* do it only once */
  64
  65   get_bus_conf_done = 1;
  66
  67 /*
  68  * This is the call to AmdInitLate.  It is really in the wrong place, conceptually,
  69  * but functionally within the coreboot model, this is the best place to make the
  70  * call.  The logically correct place to call AmdInitLate is after PCI scan is done,
  71  * after the decision about S3 resume is made, and before the system tables are
  72  * written into RAM.  The routine that is responsible for writing the tables is
  73  * "write_tables", called near the end of "hardwaremain".  There is no platform
  74  * specific entry point between the S3 resume decision point and the call to
  75  * "write_tables", and the next platform specific entry points are the calls to
  76  * the ACPI table write functions.  The first of ose would seem to be the right
  77  * place, but other table write functions, e.g. the PIRQ table write function, are
  78  * called before the ACPI tables are written.  This routine is called at the beginning
  79  * of each of the write functions called prior to the ACPI write functions, so this
  80  * becomes the best place for this call.
  81  */
  82   status = agesawrapper_amdinitlate();
  83   if(status) {
  84     printk(BIOS_DEBUG, "agesawrapper_amdinitlate failed: %x \n", status);
  85   }
  86
  87   sbdn_sb800 = 0;
  88
  89   for (i = 0; i < 3; i++) {
  90     bus_sb800[i] = 0;
  91   }
  92
  93   for (i = 0; i < 256; i++) {
  94     bus_type[i] = 0; /* default ISA bus. */
  95   }
  96
  97
  98   bus_type[0] = 1;  /* pci */
  99
 100 //  bus_sb800[0] = (sysconf.pci1234[0] >> 16) & 0xff;
 101   bus_sb800[0] = (pci1234x[0] >> 16) & 0xff;
 102
 103   /* sb800 */
 104   dev = dev_find_slot(bus_sb800[0], PCI_DEVFN(sbdn_sb800 + 0x14, 4));
 105
 106
 107
 108   if (dev) {
 109     bus_sb800[1] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 110
 111     bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 112     bus_isa++;
 113     for (j = bus_sb800[1]; j < bus_isa; j++)
 114       bus_type[j] = 1;
 115   }
 116
 117   for (i = 0; i < 4; i++) {
 118     dev = dev_find_slot(bus_sb800[0], PCI_DEVFN(sbdn_sb800 + 0x14, i));
 119     if (dev) {
 120       bus_sb800[2 + i] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 121       bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 122       bus_isa++;
 123     }
 124   }
 125   for (j = bus_sb800[2]; j < bus_isa; j++)
 126     bus_type[j] = 1;
 127
 128
 129   /* I/O APICs:   APIC ID Version State   Address */
 130   bus_isa = 10;
 131   apicid_base = CONFIG_MAX_CPUS;
 132   apicid_sb800 = apicid_base;
 133
 134 #if CONFIG_AMD_SB_CIMX
 135         sb_Late_Post();
 136 #endif
 137 }