src/mainboard/asrock/939a785gmh/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2010 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <arch/smp/mpspec.h>
  22 #include <device/pci.h>
  23 #include <arch/io.h>
  24 #include <string.h>
  25 #include <stdint.h>
  26 #include <cpu/amd/amdk8_sysconf.h>
  27
  28 extern u8 bus_rs780[11];
  29 extern u8 bus_sb700[2];
  30
  31 extern u32 apicid_sb700;
  32
  33 extern u32 sbdn_rs780;
  34 extern u32 sbdn_sb700;
  35
  36 static void *smp_write_config_table(void *v)
  37 {
  38         struct mp_config_table *mc;
  39         int bus_isa;
  40
  41         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  42
  43         mptable_init(mc, LOCAL_APIC_ADDR);
  44
  45         smp_write_processors(mc);
  46
  47         get_bus_conf();
  48
  49         mptable_write_buses(mc, NULL, &bus_isa);
  50
  51         /* I/O APICs:   APIC ID Version State   Address */
  52         {
  53                 device_t dev;
  54                 u32 dword;
  55                 u8 byte;
  56
  57                 dev =
  58                     dev_find_slot(bus_sb700[0],
  59                                   PCI_DEVFN(sbdn_sb700 + 0x14, 0));
  60                 if (dev) {
  61                         dword = pci_read_config32(dev, 0x74) & 0xfffffff0;
  62                         smp_write_ioapic(mc, apicid_sb700, 0x11, dword);
  63
  64                         /* Initialize interrupt mapping */
  65                         /* aza */
  66                         byte = pci_read_config8(dev, 0x63);
  67                         byte &= 0xf8;
  68                         byte |= 0;      /* 0: INTA, ...., 7: INTH */
  69                         pci_write_config8(dev, 0x63, byte);
  70
  71                         /* SATA */
  72                         dword = pci_read_config32(dev, 0xac);
  73                         dword &= ~(7 << 26);
  74                         dword |= 6 << 26;       /* 0: INTA, ...., 7: INTH */
  75                         /* dword |= 1<<22; PIC and APIC co exists */
  76                         pci_write_config32(dev, 0xac, dword);
  77
  78                         /*
  79                          * 00:12.0: PROG SATA : INT F
  80                          * 00:13.0: INTA USB_0
  81                          * 00:13.1: INTB USB_1
  82                          * 00:13.2: INTC USB_2
  83                          * 00:13.3: INTD USB_3
  84                          * 00:13.4: INTC USB_4
  85                          * 00:13.5: INTD USB2
  86                          * 00:14.1: INTA IDE
  87                          * 00:14.2: Prog HDA : INT E
  88                          * 00:14.5: INTB ACI
  89                          * 00:14.6: INTB MCI
  90                          */
  91                 }
  92         }
  93
  94 #define IO_LOCAL_INT(type, intr, apicid, pin) \
  95         smp_write_lintsrc(mc, (type), MP_IRQ_TRIGGER_EDGE | MP_IRQ_POLARITY_HIGH, bus_isa, (intr), (apicid), (pin));
  96
  97         mptable_add_isa_interrupts(mc, bus_isa, apicid_sb700, 0);
  98
  99         /* PCI interrupts are level triggered, and are
 100          * associated with a specific bus/device/function tuple.
 101          */
 102 #if CONFIG_GENERATE_ACPI_TABLES == 0
 103 #define PCI_INT(bus, dev, fn, pin) \
 104         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, (bus), (((dev)<<2)|(fn)), apicid_sb700, (pin))
 105 #else
 106 #define PCI_INT(bus, dev, fn, pin)
 107 #endif
 108
 109         /* usb */
 110         PCI_INT(0x0, 0x12, 0x0, 0x10); /* USB */
 111         PCI_INT(0x0, 0x12, 0x1, 0x11);
 112         PCI_INT(0x0, 0x13, 0x0, 0x12);
 113         PCI_INT(0x0, 0x13, 0x1, 0x13);
 114         PCI_INT(0x0, 0x14, 0x0, 0x10);
 115
 116         /* sata */
 117         PCI_INT(0x0, 0x11, 0x0, 0x16);
 118
 119         /* HD Audio: b0:d20:f1:reg63 should be 0. */
 120         /* PCI_INT(0x0, 0x14, 0x2, 0x12); */
 121
 122         /* on board NIC & Slot PCIE.  */
 123         /* PCI_INT(bus_rs780[0x1], 0x5, 0x0, 0x12); */
 124 /*      PCI_INT(bus_rs780[0x1], 0x5, 0x1, 0x13); */
 125         PCI_INT(bus_rs780[0x2], 0x0, 0x0, 0x12); /* Dev 2, external GFX */
 126         /* PCI_INT(bus_rs780[0x3], 0x0, 0x0, 0x13); */
 127         PCI_INT(bus_rs780[0x4], 0x0, 0x0, 0x10);
 128         /* configuration B doesnt need dev 5,6,7 */
 129         /*
 130          * PCI_INT(bus_rs780[0x5], 0x0, 0x0, 0x11);
 131          * PCI_INT(bus_rs780[0x6], 0x0, 0x0, 0x12);
 132          * PCI_INT(bus_rs780[0x7], 0x0, 0x0, 0x13);
 133          */
 134         PCI_INT(bus_rs780[0x9], 0x0, 0x0, 0x11);
 135         PCI_INT(bus_rs780[0xA], 0x0, 0x0, 0x12); /* NIC */
 136
 137         /* PCI slots */
 138         /* PCI_SLOT 0. */
 139         PCI_INT(bus_sb700[1], 0x5, 0x0, 0x14);
 140         PCI_INT(bus_sb700[1], 0x5, 0x1, 0x15);
 141         PCI_INT(bus_sb700[1], 0x5, 0x2, 0x16);
 142         PCI_INT(bus_sb700[1], 0x5, 0x3, 0x17);
 143
 144         /* PCI_SLOT 1. */
 145         PCI_INT(bus_sb700[1], 0x6, 0x0, 0x15);
 146         PCI_INT(bus_sb700[1], 0x6, 0x1, 0x16);
 147         PCI_INT(bus_sb700[1], 0x6, 0x2, 0x17);
 148         PCI_INT(bus_sb700[1], 0x6, 0x3, 0x14);
 149
 150         /* PCI_SLOT 2. */
 151         PCI_INT(bus_sb700[1], 0x7, 0x0, 0x16);
 152         PCI_INT(bus_sb700[1], 0x7, 0x1, 0x17);
 153         PCI_INT(bus_sb700[1], 0x7, 0x2, 0x14);
 154         PCI_INT(bus_sb700[1], 0x7, 0x3, 0x15);
 155
 156         /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 157         IO_LOCAL_INT(mp_ExtINT, 0x0, MP_APIC_ALL, 0x0);
 158         IO_LOCAL_INT(mp_NMI, 0x0, MP_APIC_ALL, 0x1);
 159         /* There is no extension information... */
 160
 161         /* Compute the checksums */
 162         return mptable_finalize(mc);
 163 }
 164
 165 unsigned long write_smp_table(unsigned long addr)
 166 {
 167         void *v;
 168         v = smp_write_floating_table(addr, 0);
 169         return (unsigned long)smp_write_config_table(v);
 170 }