src/mainboard/arima/hdama/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <arch/ioapic.h>
   4 #include <device/pci.h>
   5 #include <string.h>
   6 #include <stdint.h>
   7 #include <cpu/x86/lapic.h>
   8 #include <arch/cpu.h>
   9 #include <arch/io.h>
  10
  11 #define HT_INIT_CONTROL 0x6c
  12 #define HTIC_BIOSR_Detect  (1<<5)
  13
  14 /* If we assume a symmetric processor configuration we can
  15  * get all of the information we need to write the processor
  16  * entry from the bootstrap processor.
  17  * Plus I don't think linux really even cares.
  18  * Having the proper apicid's in the table so the non-bootstrap
  19  *  processors can be woken up should be enough.  Linux-2.6.11 work-around.
  20  */
  21 static void smp_write_processors_inorder(struct mp_config_table *mc)
  22 {
  23         int boot_apic_id;
  24         int order_id;
  25         unsigned apic_version;
  26         unsigned cpu_features;
  27         unsigned cpu_feature_flags;
  28         struct cpuid_result result;
  29         device_t cpu;
  30
  31         boot_apic_id = lapicid();
  32         apic_version = lapic_read(LAPIC_LVR) & 0xff;
  33         result = cpuid(1);
  34         cpu_features = result.eax;
  35         cpu_feature_flags = result.edx;
  36         /* order the output of the cpus to fix a bug in kernel 6 11 */
  37         for(order_id = 0;order_id <256; order_id++) {
  38             for(cpu = all_devices; cpu; cpu = cpu->next) {
  39                 unsigned long cpu_flag;
  40                 if ((cpu->path.type != DEVICE_PATH_APIC) ||
  41                         (cpu->bus->dev->path.type != DEVICE_PATH_APIC_CLUSTER))
  42                 {
  43                         continue;
  44                 }
  45                 if (!cpu->enabled) {
  46                         continue;
  47                 }
  48                 cpu_flag = MPC_CPU_ENABLED;
  49                 if (boot_apic_id == cpu->path.apic.apic_id) {
  50                         cpu_flag = MPC_CPU_ENABLED | MPC_CPU_BOOTPROCESSOR;
  51                 }
  52                 if(cpu->path.apic.apic_id == order_id) {
  53                     smp_write_processor(mc,
  54                         cpu->path.apic.apic_id, apic_version,
  55                         cpu_flag, cpu_features, cpu_feature_flags);
  56                     break;
  57                 }
  58             }
  59         }
  60 }
  61
  62 static unsigned node_link_to_bus(unsigned node, unsigned link)
  63 {
  64         device_t dev;
  65         unsigned reg;
  66
  67         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  68         if (!dev) {
  69                 return 0xff;
  70         }
  71         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  72                 uint32_t config_map;
  73                 unsigned dst_node;
  74                 unsigned dst_link;
  75                 unsigned bus_base;
  76                 config_map = pci_read_config32(dev, reg);
  77                 if ((config_map & 3) != 3) {
  78                         continue;
  79                 }
  80                 dst_node = (config_map >> 4) & 7;
  81                 dst_link = (config_map >> 8) & 3;
  82                 bus_base = (config_map >> 16) & 0xff;
  83 #if 0
  84                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  85                         dst_node, dst_link, bus_base,
  86                         reg, config_map);
  87 #endif
  88                 if ((dst_node == node) && (dst_link == link))
  89                 {
  90                         return bus_base;
  91                 }
  92         }
  93         return 0xff;
  94 }
  95
  96 static unsigned max_apicid(void)
  97 {
  98         unsigned max;
  99         device_t dev;
 100         max = 0;
 101         for(dev = all_devices; dev; dev = dev->next) {
 102                 if (dev->path.type != DEVICE_PATH_APIC)
 103                         continue;
 104                 if (dev->path.apic.apic_id > max) {
 105                         max = dev->path.apic.apic_id;
 106                 }
 107         }
 108         return max;
 109 }
 110
 111 static void *smp_write_config_table(void *v)
 112 {
 113         struct mp_config_table *mc;
 114         int bus_isa;
 115         unsigned char bus_chain_0;
 116         unsigned char bus_8131_1;
 117         unsigned char bus_8131_2;
 118         unsigned char bus_8111_1;
 119         unsigned apicid_base;
 120         unsigned apicid_8111;
 121         unsigned apicid_8131_1;
 122         unsigned apicid_8131_2;
 123
 124         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
 125
 126         mptable_init(mc, LAPIC_ADDR);
 127
 128         smp_write_processors_inorder(mc);
 129
 130         apicid_base = max_apicid() + 1;
 131         apicid_8111 = apicid_base;
 132         apicid_8131_1 = apicid_base + 1;
 133         apicid_8131_2 = apicid_base + 2;
 134         {
 135                 device_t dev;
 136
 137                 /* HT chain 0 */
 138                 bus_chain_0 = node_link_to_bus(0, 0);
 139                 if (bus_chain_0 == 0xff) {
 140                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
 141                         bus_chain_0 = 0;
 142                 }
 143
 144                 /* 8111 */
 145                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x03,0));
 146                 if (dev) {
 147                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 148                 }
 149                 else {
 150                         printk(BIOS_DEBUG, "ERROR - could not find PCI %02x:03.0, using defaults\n", bus_chain_0);
 151                         bus_8111_1 = 4;
 152                 }
 153                 /* 8131-1 */
 154                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
 155                 if (dev) {
 156                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 157                 }
 158                 else {
 159                         printk(BIOS_DEBUG, "ERROR - could not find PCI %02x:01.0, using defaults\n", bus_chain_0);
 160                         bus_8131_1 = 2;
 161                 }
 162                 /* 8131-2 */
 163                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 164                 if (dev) {
 165                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 166                 }
 167                 else {
 168                         printk(BIOS_DEBUG, "ERROR - could not find PCI %02x:02.0, using defaults\n", bus_chain_0);
 169                         bus_8131_2 = 3;
 170                 }
 171         }
 172
 173         mptable_write_buses(mc, NULL, &bus_isa);
 174
 175         /* IOAPIC handling */
 176         smp_write_ioapic(mc, apicid_8111, 0x11, IO_APIC_ADDR);
 177         {
 178                 device_t dev;
 179                 struct resource *res;
 180                 /* 8131 apic 3 */
 181                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,1));
 182                 if (dev) {
 183                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 184                         if (res) {
 185                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 186                         }
 187                 }
 188                 /* 8131 apic 4 */
 189                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,1));
 190                 if (dev) {
 191                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 192                         if (res) {
 193                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 194                         }
 195                 }
 196         }
 197
 198         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 199
 200         /* Standard local interrupt assignments */
 201         smp_write_lintsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 202                 bus_isa, 0x00, MP_APIC_ALL, 0x00);
 203         smp_write_lintsrc(mc, mp_NMI, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 204                 bus_isa, 0x00, MP_APIC_ALL, 0x01);
 205
 206         /* PCI Ints:         Type    Trigger                Polarity                 Bus ID      PCIDEVNUM|IRQ  APIC ID PIN# */
 207         /* On board nics */
 208         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x03<<2)|0, apicid_8111, 0x13);
 209         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x04<<2)|0, apicid_8111, 0x13);
 210         /* On board SATA */
 211         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x05<<2)|0, apicid_8111, 0x11);
 212
 213         /* PCI Slot 1 */
 214         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x01<<2)|0, apicid_8111, 0x11);
 215         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x01<<2)|1, apicid_8111, 0x12);
 216         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x01<<2)|2, apicid_8111, 0x13);
 217         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x01<<2)|3, apicid_8111, 0x10);
 218
 219         /* PCI Slot 2 */
 220         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x02<<2)|0, apicid_8111, 0x12);
 221         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x02<<2)|1, apicid_8111, 0x13);
 222         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x02<<2)|2, apicid_8111, 0x10);
 223         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_2, (0x02<<2)|3, apicid_8111, 0x11);
 224
 225         /* PCI Slot 3 */
 226         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x01<<2)|0, apicid_8111, 0x11);
 227         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x01<<2)|1, apicid_8111, 0x12);
 228         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x01<<2)|2, apicid_8111, 0x13);
 229         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x01<<2)|3, apicid_8111, 0x10);
 230
 231         /* PCI Slot 4 */
 232         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x02<<2)|0, apicid_8111, 0x12);
 233         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x02<<2)|1, apicid_8111, 0x13);
 234         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x02<<2)|2, apicid_8111, 0x10);
 235         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8131_1, (0x02<<2)|3, apicid_8111, 0x11);
 236
 237         /* PCI Slot 5 */
 238         // FIXME get the irqs right, it's just hacked to work for now
 239         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x05<<2)|0, apicid_8111, 0x11);
 240         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x05<<2)|1, apicid_8111, 0x12);
 241         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x05<<2)|2, apicid_8111, 0x13);
 242         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x05<<2)|3, apicid_8111, 0x10);
 243
 244         /* PCI Slot 6 */
 245         // FIXME get the irqs right, it's just hacked to work for now
 246         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x04<<2)|0, apicid_8111, 0x10);
 247         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x04<<2)|1, apicid_8111, 0x11);
 248         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x04<<2)|2, apicid_8111, 0x12);
 249         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT, bus_8111_1, (0x04<<2)|3, apicid_8111, 0x13);
 250
 251         /* There is no extension information... */
 252
 253         /* Compute the checksums */
 254         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 255         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 256         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 257                 mc, smp_next_mpe_entry(mc));
 258         return smp_next_mpe_entry(mc);
 259 }
 260
 261 static void reboot_if_hotswap(void)
 262 {
 263         /* Hack patch work around for hot swap enable 33mhz problem */
 264         device_t dev;
 265         uint32_t data;
 266         unsigned long htic;
 267         int reset;
 268
 269         unsigned bus_chain_0 = node_link_to_bus(0, 0);
 270
 271         reset = 0;
 272         printk(BIOS_DEBUG, "Looking for bad PCIX MHz input\n");
 273         dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 274         if (!dev)
 275                 printk(BIOS_DEBUG, "Couldn't find %02x:02.0 \n", bus_chain_0);
 276         else {
 277                 data = pci_read_config32(dev, 0xa0);
 278                 if(!(((data>>16)&0x03)==0x03)) {
 279                         reset=1;
 280                         printk(BIOS_DEBUG, "Bad PCIX MHz - Reset\n");
 281                 }
 282         }
 283         printk(BIOS_DEBUG, "Looking for bad Hot Swap Enable\n");
 284         dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
 285         if (!dev)
 286                 printk(BIOS_DEBUG, "Couldn't find %02x:01.0 \n", bus_chain_0);
 287         else {
 288                 data = pci_read_config32(dev, 0x48);
 289                 if(data & 0x0c) {
 290                         reset=1;
 291                         printk(BIOS_DEBUG, "Bad Hot Swap start - Reset\n");
 292                 }
 293         }
 294         if(reset) {
 295                 /* enable cf9 */
 296                 dev = dev_find_slot(node_link_to_bus(0, 0), PCI_DEVFN(0x04,3));
 297                 pci_write_config8(dev, 0x41, 0xf1);
 298                 /* reset */
 299                 dev = dev_find_slot(0, PCI_DEVFN(0x18,0));
 300                 htic = pci_read_config32(dev, HT_INIT_CONTROL);
 301                 htic &= ~HTIC_BIOSR_Detect;
 302                 pci_write_config32(dev, HT_INIT_CONTROL, htic);
 303                 outb(0x0e, 0x0cf9);
 304         }
 305         else {
 306                 printk(BIOS_DEBUG, "OK 133MHz & Hot Swap is off\n");
 307         }
 308 }
 309
 310 unsigned long write_smp_table(unsigned long addr)
 311 {
 312         void *v;
 313         reboot_if_hotswap();
 314
 315         v = smp_write_floating_table(addr);
 316         return (unsigned long)smp_write_config_table(v);
 317 }
 318