src/mainboard/amd/torpedo/mainboard.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2011 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/device.h>
  22 #include <device/pci.h>
  23 #include <arch/io.h>
  24 #include <boot/tables.h>
  25 #include <cpu/x86/msr.h>
  26 #include <cpu/amd/mtrr.h>
  27 #include <device/pci_def.h>
  28 //#include <southbridge/amd/sb900/sb900.h>
  29 #include "chip.h"
  30
  31 #define ONE_MB  0x100000
  32 //#define SMBUS_IO_BASE 0x6000
  33
  34 /**
  35  * TODO
  36  * SB CIMx callback
  37  */
  38 void set_pcie_reset(void)
  39 {
  40 }
  41
  42 /**
  43  * TODO
  44  * mainboard specific SB CIMx callback
  45  */
  46 void set_pcie_dereset(void)
  47 {
  48 }
  49
  50 uint64_t uma_memory_base, uma_memory_size;
  51
  52 /*************************************************
  53 * enable the dedicated function in torpedo board.
  54 *************************************************/
  55 static void torpedo_enable(device_t dev)
  56 {
  57   printk(BIOS_INFO, "Mainboard Torpedo Enable. dev=0x%p\n", dev);
  58 #if (CONFIG_GFXUMA == 1)
  59   msr_t msr, msr2;
  60   uint32_t sys_mem;
  61
  62   /* TOP_MEM: the top of DRAM below 4G */
  63   msr = rdmsr(TOP_MEM);
  64   printk
  65       (BIOS_INFO, "%s, TOP MEM: msr.lo = 0x%08x, msr.hi = 0x%08x\n",
  66        __func__, msr.lo, msr.hi);
  67
  68   /* TOP_MEM2: the top of DRAM above 4G */
  69   msr2 = rdmsr(TOP_MEM2);
  70   printk
  71       (BIOS_INFO, "%s, TOP MEM2: msr2.lo = 0x%08x, msr2.hi = 0x%08x\n",
  72        __func__, msr2.lo, msr2.hi);
  73
  74   /* refer to UMA Size Consideration in Family12h BKDG. */
  75   /* Please reference MemNGetUmaSizeLN () */
  76   /*
  77    *     Total system memory   UMASize
  78    *     >= 2G                 512M
  79    *     >=1G                  256M
  80    *     <1G                    64M
  81    */
  82   sys_mem = msr.lo;
  83   sys_mem = msr.lo + 16 * ONE_MB;   // Ignore 16MB allocated for C6 when finding UMA size
  84   if (sys_mem >= 2048 * ONE_MB) {
  85     uma_memory_size = 512 * ONE_MB;
  86   } else if (sys_mem >= 1024 * ONE_MB) {
  87     uma_memory_size = 256 * ONE_MB;
  88   } else {
  89     uma_memory_size = 64 * ONE_MB;
  90   }
  91   uma_memory_base = msr.lo - uma_memory_size; /* TOP_MEM1 */
  92   printk(BIOS_INFO, "%s: uma size 0x%08llx, memory start 0x%08llx\n",
  93         __func__, uma_memory_size, uma_memory_base);
  94
  95   /* TODO: TOP_MEM2 */
  96 #else
  97   uma_memory_size = 0x10000000; /* 256M recommended UMA */
  98   uma_memory_base = 0x30000000; /* 1GB  system memory supported */
  99 #endif
 100
 101 }
 102
 103 int add_mainboard_resources(struct lb_memory *mem)
 104 {
 105   /* UMA is removed from system memory in the northbridge code, but
 106    * in some circumstances we want the memory mentioned as reserved.
 107    */
 108 #if (CONFIG_GFXUMA == 1)
 109   printk(BIOS_INFO, "uma_memory_start=0x%llx, uma_memory_size=0x%llx \n",
 110         uma_memory_base, uma_memory_size);
 111   lb_add_memory_range(mem, LB_MEM_RESERVED, uma_memory_base,
 112           uma_memory_size);
 113 #endif
 114   return 0;
 115 }
 116 struct chip_operations mainboard_ops = {
 117   CHIP_NAME("AMD TORPEDO Mainboard")
 118   .enable_dev = torpedo_enable,
 119 };