src/mainboard/amd/torpedo/get_bus_conf.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2011 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/pci.h>
  22 #include <device/pci_ids.h>
  23 #include <string.h>
  24 #include <stdint.h>
  25 #include <stdlib.h>
  26 #include <cpu/amd/amdfam12.h>
  27 #include "SbEarly.h"
  28 #include "agesawrapper.h"
  29
  30 /* Global variables for MB layouts and these will be shared by irqtable mptable
  31 * and acpi_tables busnum is default.
  32 */
  33 u8 bus_isa;
  34 u8 bus_sb900[3];
  35
  36 /*
  37 * Here you only need to set value in pci1234 for HT-IO that could be installed or not
  38 * You may need to preset pci1234 for HTIO board,
  39 * please refer to src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail
  40 */
  41 u32 pci1234x[] = {
  42         0x0000ff0,
  43 };
  44
  45 /*
  46 * HT Chain device num, actually it is unit id base of every ht device in chain,
  47 * assume every chain only have 4 ht device at most
  48 */
  49 u32 hcdnx[] = {
  50         0x20202020,
  51 };
  52
  53 u32 bus_type[256];
  54
  55 u32 sbdn_sb900;
  56
  57 //KZ [092110]extern void get_pci1234(void);
  58
  59 static u32 get_bus_conf_done = 0;
  60
  61 void get_bus_conf(void)
  62 {
  63         u32 status;
  64
  65         device_t dev;
  66         int i, j;
  67
  68         if (get_bus_conf_done == 1)
  69                 return;         /* do it only once */
  70
  71         get_bus_conf_done = 1;
  72
  73         printk(BIOS_DEBUG,
  74                "Mainboard - Get_bus_conf.c - get_bus_conf - Start.\n");
  75 /*
  76  * This is the call to AmdInitLate.  It is really in the wrong place, conceptually,
  77  * but functionally within the coreboot model, this is the best place to make the
  78  * call.  The logically correct place to call AmdInitLate is after PCI scan is done,
  79  * after the decision about S3 resume is made, and before the system tables are
  80  * written into RAM.  The routine that is responsible for writing the tables is
  81  * "write_tables", called near the end of "hardwaremain".  There is no platform
  82  * specific entry point between the S3 resume decision point and the call to
  83  * "write_tables", and the next platform specific entry points are the calls to
  84  * the ACPI table write functions.  The first of ose would seem to be the right
  85  * place, but other table write functions, e.g. the PIRQ table write function, are
  86  * called before the ACPI tables are written.  This routine is called at the beginning
  87  * of each of the write functions called prior to the ACPI write functions, so this
  88  * becomes the best place for this call.
  89  */
  90         status = agesawrapper_amdinitlate();
  91         if (status) {
  92                 printk(BIOS_DEBUG, "agesawrapper_amdinitlate failed: %x \n",
  93                        status);
  94         }
  95         printk(BIOS_DEBUG, "Got past agesawrapper_amdinitlate\n");
  96
  97         sbdn_sb900 = 0;
  98
  99         for (i = 0; i < 3; i++) {
 100                 bus_sb900[i] = 0;
 101         }
 102
 103         for (i = 0; i < 256; i++) {
 104                 bus_type[i] = 0;        /* default ISA bus. */
 105         }
 106
 107         bus_type[0] = 1;        /* pci */
 108
 109 //  bus_sb900[0] = (sysconf.pci1234[0] >> 16) & 0xff;
 110         bus_sb900[0] = (pci1234x[0] >> 16) & 0xff;
 111
 112         /* sb900 */
 113         dev = dev_find_slot(bus_sb900[0], PCI_DEVFN(sbdn_sb900 + 0x14, 4));
 114
 115         if (dev) {
 116                 bus_sb900[1] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 117
 118                 bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 119                 bus_isa++;
 120                 for (j = bus_sb900[1]; j < bus_isa; j++)
 121                         bus_type[j] = 1;
 122         }
 123
 124         for (i = 0; i < 4; i++) {
 125                 dev =
 126                     dev_find_slot(bus_sb900[0],
 127                                   PCI_DEVFN(sbdn_sb900 + 0x14, i));
 128                 if (dev) {
 129                         bus_sb900[2 + i] =
 130                             pci_read_config8(dev, PCI_SECONDARY_BUS);
 131                         bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 132                         bus_isa++;
 133                 }
 134         }
 135         for (j = bus_sb900[2]; j < bus_isa; j++)
 136                 bus_type[j] = 1;
 137
 138         /* I/O APICs:   APIC ID Version State   Address */
 139         bus_isa = 10;
 140
 141         sb_Late_Post();
 142         printk(BIOS_DEBUG,
 143                "Mainboard - Get_bus_conf.c - get_bus_conf - End.\n");
 144 }