src/mainboard/amd/persimmon/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2011 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <stdint.h>
  21 #include <string.h>
  22 #include <device/pci_def.h>
  23 #include <device/pci_ids.h>
  24 #include <arch/io.h>
  25 #include <arch/stages.h>
  26 #include <device/pnp_def.h>
  27 #include <arch/romcc_io.h>
  28 #include <arch/cpu.h>
  29 #include <cpu/x86/lapic.h>
  30 #include <console/console.h>
  31 #include <console/loglevel.h>
  32 #include "agesawrapper.h"
  33 #include "cpu/x86/bist.h"
  34 #include "superio/fintek/f81865f/f81865f_early_serial.c"
  35 #include "cpu/x86/lapic/boot_cpu.c"
  36 #include "pc80/i8254.c"
  37 #include "pc80/i8259.c"
  38 #include "SbEarly.h"
  39 #include "SBPLATFORM.h"
  40
  41 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx);
  42
  43 #define SERIAL_DEV PNP_DEV(0x4e, F81865F_SP1)
  44
  45 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx)
  46 {
  47   u32 val;
  48   u8 reg8;
  49
  50   // all cores: allow caching of flash chip code and data
  51   // (there are no cache-as-ram reliability concerns with family 14h)
  52   __writemsr (0x20c, (0x0100000000ull - CONFIG_ROM_SIZE) | 5);
  53   __writemsr (0x20d, (0x1000000000ull - CONFIG_ROM_SIZE) | 0x800);
  54
  55   // all cores: set pstate 0 (1600 MHz) early to save a few ms of boot time
  56   __writemsr (0xc0010062, 0);
  57
  58   if (!cpu_init_detectedx && boot_cpu()) {
  59     post_code(0x30);
  60     sb_poweron_init();
  61
  62     post_code(0x31);
  63     f81865f_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
  64     console_init();
  65   }
  66
  67   /* Halt if there was a built in self test failure */
  68   post_code(0x34);
  69   report_bist_failure(bist);
  70
  71   // Load MPB
  72   val = cpuid_eax(1);
  73   printk(BIOS_DEBUG, "BSP Family_Model: %08x \n", val);
  74   printk(BIOS_DEBUG, "cpu_init_detectedx = %08lx \n", cpu_init_detectedx);
  75
  76   post_code(0x35);
  77   val = agesawrapper_amdinitmmio();
  78
  79   post_code(0x37);
  80   val = agesawrapper_amdinitreset();
  81   if(val) {
  82     printk(BIOS_DEBUG, "agesawrapper_amdinitreset failed: %x \n", val);
  83   }
  84
  85   post_code(0x38);
  86   printk(BIOS_DEBUG, "Got past sb800_early_setup\n");
  87
  88   post_code(0x39);
  89   val = agesawrapper_amdinitearly ();
  90   if(val) {
  91     printk(BIOS_DEBUG, "agesawrapper_amdinitearly failed: %x \n", val);
  92   }
  93   printk(BIOS_DEBUG, "Got past agesawrapper_amdinitearly\n");
  94
  95   post_code(0x40);
  96   val = agesawrapper_amdinitpost ();
  97   if(val) {
  98     printk(BIOS_DEBUG, "agesawrapper_amdinitpost failed: %x \n", val);
  99   }
 100   printk(BIOS_DEBUG, "Got past agesawrapper_amdinitpost\n");
 101
 102   post_code(0x41);
 103   val = agesawrapper_amdinitenv ();
 104   if(val) {
 105     printk(BIOS_DEBUG, "agesawrapper_amdinitenv failed: %x \n", val);
 106   }
 107   printk(BIOS_DEBUG, "Got past agesawrapper_amdinitenv\n");
 108
 109   /* Initialize i8259 pic */
 110   post_code(0x41);
 111   setup_i8259 ();
 112
 113   /* Initialize i8254 timers */
 114   post_code(0x42);
 115   setup_i8254 ();
 116
 117   post_code(0x50);
 118   copy_and_run(0);
 119
 120   post_code(0x54);  // Should never see this post code.
 121 }
 122