src/mainboard/amd/persimmon/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2011 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <stdint.h>
  21 #include <string.h>
  22 #include <device/pci_def.h>
  23 #include <device/pci_ids.h>
  24 #include <arch/io.h>
  25 #include <arch/stages.h>
  26 #include <device/pnp_def.h>
  27 #include <arch/romcc_io.h>
  28 #include <arch/cpu.h>
  29 #include <cpu/x86/lapic.h>
  30 #include <console/console.h>
  31 #include <console/loglevel.h>
  32 #include "agesawrapper.h"
  33 #include "cpu/x86/bist.h"
  34 #include "superio/fintek/f81865f/f81865f_early_serial.c"
  35 #include "cpu/x86/lapic/boot_cpu.c"
  36 #include "pc80/i8254.c"
  37 #include "pc80/i8259.c"
  38 #include "sb_cimx.h"
  39 #include "SBPLATFORM.h"
  40
  41 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx);
  42
  43 #define SERIAL_DEV PNP_DEV(0x4e, F81865F_SP1)
  44
  45 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx)
  46 {
  47   u32 val;
  48
  49   // all cores: allow caching of flash chip code and data
  50   // (there are no cache-as-ram reliability concerns with family 14h)
  51   __writemsr (0x20c, (0x0100000000ull - CONFIG_ROM_SIZE) | 5);
  52   __writemsr (0x20d, (0x1000000000ull - CONFIG_ROM_SIZE) | 0x800);
  53
  54   // all cores: set pstate 0 (1600 MHz) early to save a few ms of boot time
  55   __writemsr (0xc0010062, 0);
  56
  57   if (!cpu_init_detectedx && boot_cpu()) {
  58     post_code(0x30);
  59     sb_Poweron_Init();
  60
  61     post_code(0x31);
  62     f81865f_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
  63     console_init();
  64   }
  65
  66   /* Halt if there was a built in self test failure */
  67   post_code(0x34);
  68   report_bist_failure(bist);
  69
  70   // Load MPB
  71   val = cpuid_eax(1);
  72   printk(BIOS_DEBUG, "BSP Family_Model: %08x \n", val);
  73   printk(BIOS_DEBUG, "cpu_init_detectedx = %08lx \n", cpu_init_detectedx);
  74
  75   post_code(0x35);
  76   val = agesawrapper_amdinitmmio();
  77
  78   post_code(0x37);
  79   val = agesawrapper_amdinitreset();
  80   if(val) {
  81     printk(BIOS_DEBUG, "agesawrapper_amdinitreset failed: %x \n", val);
  82   }
  83
  84   post_code(0x38);
  85   printk(BIOS_DEBUG, "Got past sb800_early_setup\n");
  86
  87   post_code(0x39);
  88   val = agesawrapper_amdinitearly ();
  89   if(val) {
  90     printk(BIOS_DEBUG, "agesawrapper_amdinitearly failed: %x \n", val);
  91   }
  92   printk(BIOS_DEBUG, "Got past agesawrapper_amdinitearly\n");
  93
  94   post_code(0x40);
  95   val = agesawrapper_amdinitpost ();
  96   if(val) {
  97     printk(BIOS_DEBUG, "agesawrapper_amdinitpost failed: %x \n", val);
  98   }
  99   printk(BIOS_DEBUG, "Got past agesawrapper_amdinitpost\n");
 100
 101   post_code(0x41);
 102   val = agesawrapper_amdinitenv ();
 103   if(val) {
 104     printk(BIOS_DEBUG, "agesawrapper_amdinitenv failed: %x \n", val);
 105   }
 106   printk(BIOS_DEBUG, "Got past agesawrapper_amdinitenv\n");
 107
 108   /* Initialize i8259 pic */
 109   post_code(0x41);
 110   setup_i8259 ();
 111
 112   /* Initialize i8254 timers */
 113   post_code(0x42);
 114   setup_i8254 ();
 115
 116   post_code(0x50);
 117   copy_and_run(0);
 118
 119   post_code(0x54);  // Should never see this post code.
 120 }
 121