src/mainboard/amd/norwich/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <stdint.h>
  22 #include <stdlib.h>
  23 #include <device/pci_def.h>
  24 #include <arch/io.h>
  25 #include <device/pnp_def.h>
  26 #include <arch/hlt.h>
  27 #include <console/console.h>
  28 #include "cpu/x86/bist.h"
  29 #include "cpu/x86/msr.h"
  30 #include <cpu/amd/lxdef.h>
  31 #include <cpu/amd/geode_post_code.h>
  32 #include "southbridge/amd/cs5536/cs5536.h"
  33 #include <spd.h>
  34 #include "southbridge/amd/cs5536/cs5536_early_smbus.c"
  35 #include "southbridge/amd/cs5536/cs5536_early_setup.c"
  36
  37 static inline int spd_read_byte(unsigned int device, unsigned int address)
  38 {
  39         return smbus_read_byte(device, address);
  40 }
  41
  42 #define ManualConf 0            /* Do automatic strapped PLL config */
  43 #define PLLMSRhi 0x00001490     /* manual settings for the PLL */
  44 #define PLLMSRlo 0x02000030
  45
  46 #include "northbridge/amd/lx/raminit.h"
  47 #include "northbridge/amd/lx/pll_reset.c"
  48 #include "northbridge/amd/lx/raminit.c"
  49 #include "lib/generic_sdram.c"
  50 #include "cpu/amd/model_lx/cpureginit.c"
  51 #include "cpu/amd/model_lx/syspreinit.c"
  52 #include "cpu/amd/model_lx/msrinit.c"
  53
  54 void main(unsigned long bist)
  55 {
  56         post_code(0x01);
  57
  58         static const struct mem_controller memctrl[] = {
  59                 {.channel0 = {DIMM0, DIMM1}}
  60         };
  61
  62         SystemPreInit();
  63         msr_init();
  64
  65         cs5536_early_setup();
  66
  67         /* Note: must do this AFTER the early_setup! It is counting on some
  68          * early MSR setup for CS5536.
  69          */
  70         /* cs5536_disable_internal_uart: disable them for now, set them
  71          * up later...
  72          */
  73         /* If debug. real setup done in chipset init via devicetree.cb. */
  74         cs5536_setup_onchipuart(1);
  75         uart_init();
  76         console_init();
  77
  78         /* Halt if there was a built in self test failure */
  79         report_bist_failure(bist);
  80
  81         pll_reset(ManualConf);
  82
  83         cpuRegInit(0, DIMM0, DIMM1, DRAM_TERMINATED);
  84
  85         sdram_initialize(1, memctrl);
  86
  87         /* Check memory. */
  88         /* ram_check(0x00000000, 640 * 1024); */
  89
  90         /* Memory is setup. Return to cache_as_ram.inc and continue to boot. */
  91         return;
  92 }