src/mainboard/amd/norwich/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <stdint.h>
  22 #include <stdlib.h>
  23 #include <device/pci_def.h>
  24 #include <arch/io.h>
  25 #include <device/pnp_def.h>
  26 #include <arch/hlt.h>
  27 #include <console/console.h>
  28 #include "cpu/x86/bist.h"
  29 #include "cpu/x86/msr.h"
  30 #include <cpu/amd/lxdef.h>
  31 #include <cpu/amd/geode_post_code.h>
  32 #include "southbridge/amd/cs5536/cs5536.h"
  33 #include <spd.h>
  34
  35 #include "southbridge/amd/cs5536/cs5536_early_smbus.c"
  36 #include "southbridge/amd/cs5536/cs5536_early_setup.c"
  37
  38 static inline int spd_read_byte(unsigned int device, unsigned int address)
  39 {
  40         return smbus_read_byte(device, address);
  41 }
  42
  43 #define ManualConf 0            /* Do automatic strapped PLL config */
  44 #define PLLMSRhi 0x00001490     /* manual settings for the PLL */
  45 #define PLLMSRlo 0x02000030
  46
  47 #include "northbridge/amd/lx/raminit.h"
  48 #include "northbridge/amd/lx/pll_reset.c"
  49 #include "northbridge/amd/lx/raminit.c"
  50 #include "lib/generic_sdram.c"
  51 #include "cpu/amd/model_lx/cpureginit.c"
  52 #include "cpu/amd/model_lx/syspreinit.c"
  53 #include "cpu/amd/model_lx/msrinit.c"
  54
  55 static void mb_gpio_init(void)
  56 {
  57         /* Early mainboard specific GPIO setup. */
  58 }
  59
  60 void main(unsigned long bist)
  61 {
  62         post_code(0x01);
  63
  64         static const struct mem_controller memctrl[] = {
  65                 {.channel0 = {(0xa << 3) | 0, (0xa << 3) | 1}}
  66         };
  67
  68         SystemPreInit();
  69         msr_init();
  70
  71         cs5536_early_setup();
  72
  73         /* Note: must do this AFTER the early_setup! It is counting on some
  74          * early MSR setup for CS5536.
  75          */
  76         /* cs5536_disable_internal_uart: disable them for now, set them
  77          * up later...
  78          */
  79         /* If debug. real setup done in chipset init via devicetree.cb. */
  80         cs5536_setup_onchipuart(1);
  81         mb_gpio_init();
  82         uart_init();
  83         console_init();
  84
  85         /* Halt if there was a built in self test failure */
  86         report_bist_failure(bist);
  87
  88         pll_reset(ManualConf);
  89
  90         cpuRegInit(0, DIMM0, DIMM1, DRAM_TERMINATED);
  91
  92         sdram_initialize(1, memctrl);
  93
  94         /* Check memory. */
  95         /* ram_check(0x00000000, 640 * 1024); */
  96
  97         /* Memory is setup. Return to cache_as_ram.inc and continue to boot. */
  98         return;
  99 }
 100