src/mainboard/amd/bimini_fam10/get_bus_conf.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2010 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/pci.h>
  22 #include <device/pci_ids.h>
  23 #include <string.h>
  24 #include <stdint.h>
  25 #include <stdlib.h>
  26 #if CONFIG_LOGICAL_CPUS==1
  27 #include <cpu/amd/multicore.h>
  28 #endif
  29 #include <cpu/amd/amdfam10_sysconf.h>
  30
  31 /* Global variables for MB layouts and these will be shared by irqtable mptable
  32 * and acpi_tables busnum is default.
  33 */
  34 int bus_isa;
  35 u8 bus_rs780[11];
  36 u8 bus_sb800[3];
  37 u32 apicid_sb800;
  38
  39 /*
  40 * Here you only need to set value in pci1234 for HT-IO that could be installed or not
  41 * You may need to preset pci1234 for HTIO board,
  42 * please refer to src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail
  43 */
  44 u32 pci1234x[] = {
  45         0x0000ff0,
  46 };
  47
  48 /*
  49 * HT Chain device num, actually it is unit id base of every ht device in chain,
  50 * assume every chain only have 4 ht device at most
  51 */
  52 u32 hcdnx[] = {
  53         0x20202020,
  54 };
  55
  56 u32 bus_type[256];
  57
  58 u32 sbdn_rs780;
  59 u32 sbdn_sb800;
  60
  61 extern void get_pci1234(void);
  62
  63 static u32 get_bus_conf_done = 0;
  64
  65 void get_bus_conf(void)
  66 {
  67         u32 apicid_base;
  68         device_t dev;
  69         int i, j;
  70
  71         if (get_bus_conf_done == 1)
  72                 return;         /* do it only once */
  73         get_bus_conf_done = 1;
  74
  75         sysconf.hc_possible_num = ARRAY_SIZE(pci1234x);
  76         for (i = 0; i < sysconf.hc_possible_num; i++) {
  77                 sysconf.pci1234[i] = pci1234x[i];
  78                 sysconf.hcdn[i] = hcdnx[i];
  79         }
  80
  81         get_pci1234();
  82
  83         sysconf.sbdn = (sysconf.hcdn[0] & 0xff);
  84         sbdn_rs780 = sysconf.sbdn;
  85         sbdn_sb800 = 0;
  86
  87         for (i = 0; i < 3; i++) {
  88                 bus_sb800[i] = 0;
  89         }
  90         for (i = 0; i < ARRAY_SIZE(bus_rs780); i++) {
  91                 bus_rs780[i] = 0;
  92         }
  93
  94         for (i = 0; i < 256; i++) {
  95                 bus_type[i] = 0; /* default ISA bus. */
  96         }
  97
  98         bus_type[0] = 1;        /* pci */
  99
 100         bus_rs780[0] = (sysconf.pci1234[0] >> 16) & 0xff;
 101         bus_sb800[0] = bus_rs780[0];
 102
 103         bus_type[bus_rs780[0]] = 1;
 104
 105         /* sb800 */
 106         dev = dev_find_slot(bus_sb800[0], PCI_DEVFN(sbdn_sb800 + 0x14, 4));
 107         if (dev) {
 108                 bus_sb800[1] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 109                 bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 110                 bus_isa++;
 111                 for (j = bus_sb800[1]; j < bus_isa; j++)
 112                         bus_type[j] = 1;
 113         }
 114
 115         for (i = 0; i < 4; i++) {
 116                 dev = dev_find_slot(bus_sb800[0], PCI_DEVFN(sbdn_sb800 + 0x15, i));
 117                 if (dev) {
 118                         bus_sb800[2 + i] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 119                         bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 120                         bus_isa++;
 121                 }
 122         }
 123         for (j = bus_sb800[2]; j < bus_isa; j++)
 124                 bus_type[j] = 1;
 125
 126         /* rs780 */
 127         for (i = 1; i < ARRAY_SIZE(bus_rs780); i++) {
 128                 dev = dev_find_slot(bus_rs780[0], PCI_DEVFN(sbdn_rs780 + i, 0));
 129                 if (dev) {
 130                         bus_rs780[i] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 131                         if(255 != bus_rs780[i]) {
 132                                 bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 133                                 bus_isa++;
 134                                 bus_type[bus_rs780[i]] = 1; /* PCI bus. */
 135                         }
 136                 }
 137         }
 138
 139         /* I/O APICs:   APIC ID Version State   Address */
 140         bus_isa = 10;
 141 #if CONFIG_LOGICAL_CPUS==1
 142         apicid_base = get_apicid_base(1);
 143 #else
 144         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 145 #endif
 146         apicid_sb800 = apicid_base + 0;
 147 }