src/devices/pcix_device.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2005 Linux Networx
   5  * (Written by Eric Biederman <ebiederman@lnxi.com> for Linux Networx)
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; version 2 of the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <console/console.h>
  22 #include <device/device.h>
  23 #include <device/pci.h>
  24 #include <device/pci_ids.h>
  25 #include <device/pcix.h>
  26
  27 static void pcix_tune_dev(device_t dev)
  28 {
  29         u32 status;
  30         u16 orig_cmd, cmd;
  31         unsigned int cap, max_read, max_tran;
  32
  33         if (dev->hdr_type != PCI_HEADER_TYPE_NORMAL)
  34                 return;
  35
  36         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
  37         if (!cap)
  38                 return;
  39
  40         printk(BIOS_DEBUG, "%s PCI-X tuning\n", dev_path(dev));
  41
  42         status = pci_read_config32(dev, cap + PCI_X_STATUS);
  43         orig_cmd = cmd = pci_read_config16(dev, cap + PCI_X_CMD);
  44
  45         max_read = (status & PCI_X_STATUS_MAX_READ) >> 21;
  46         max_tran = (status & PCI_X_STATUS_MAX_SPLIT) >> 23;
  47         if (max_read != ((cmd & PCI_X_CMD_MAX_READ) >> 2)) {
  48                 cmd &= ~PCI_X_CMD_MAX_READ;
  49                 cmd |= max_read << 2;
  50         }
  51         if (max_tran != ((cmd & PCI_X_CMD_MAX_SPLIT) >> 4)) {
  52                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
  53                 cmd |= max_tran << 4;
  54         }
  55
  56         /* Don't attempt to handle PCI-X errors. */
  57         cmd &= ~PCI_X_CMD_DPERR_E;
  58
  59         /* Enable relaxed ordering. */
  60         cmd |= PCI_X_CMD_ERO;
  61
  62         if (orig_cmd != cmd)
  63                 pci_write_config16(dev, cap + PCI_X_CMD, cmd);
  64 }
  65
  66 static void pcix_tune_bus(struct bus *bus)
  67 {
  68         device_t child;
  69
  70         for (child = bus->children; child; child = child->sibling)
  71                 pcix_tune_dev(child);
  72 }
  73
  74 const char *pcix_speed(u16 sstatus)
  75 {
  76         static const char conventional[] = "Conventional PCI";
  77         static const char pcix_66mhz[] = "66MHz PCI-X";
  78         static const char pcix_100mhz[] = "100MHz PCI-X";
  79         static const char pcix_133mhz[] = "133MHz PCI-X";
  80         static const char pcix_266mhz[] = "266MHz PCI-X";
  81         static const char pcix_533mhz[] = "533MHZ PCI-X";
  82         static const char unknown[] = "Unknown";
  83         const char *result;
  84
  85         result = unknown;
  86
  87         switch (PCI_X_SSTATUS_MFREQ(sstatus)) {
  88         case PCI_X_SSTATUS_CONVENTIONAL_PCI:
  89                 result = conventional;
  90                 break;
  91         case PCI_X_SSTATUS_MODE1_66MHZ:
  92                 result = pcix_66mhz;
  93                 break;
  94         case PCI_X_SSTATUS_MODE1_100MHZ:
  95                 result = pcix_100mhz;
  96                 break;
  97         case PCI_X_SSTATUS_MODE1_133MHZ:
  98                 result = pcix_133mhz;
  99                 break;
 100         case PCI_X_SSTATUS_MODE2_266MHZ_REF_66MHZ:
 101         case PCI_X_SSTATUS_MODE2_266MHZ_REF_100MHZ:
 102         case PCI_X_SSTATUS_MODE2_266MHZ_REF_133MHZ:
 103                 result = pcix_266mhz;
 104                 break;
 105         case PCI_X_SSTATUS_MODE2_533MHZ_REF_66MHZ:
 106         case PCI_X_SSTATUS_MODE2_533MHZ_REF_100MHZ:
 107         case PCI_X_SSTATUS_MODE2_533MHZ_REF_133MHZ:
 108                 result = pcix_533mhz;
 109                 break;
 110         }
 111
 112         return result;
 113 }
 114
 115 unsigned int pcix_scan_bridge(device_t dev, unsigned int max)
 116 {
 117         unsigned int pos;
 118         u16 sstatus;
 119
 120         max = do_pci_scan_bridge(dev, max, pci_scan_bus);
 121
 122         /* Find the PCI-X capability. */
 123         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 124         sstatus = pci_read_config16(dev, pos + PCI_X_SEC_STATUS);
 125
 126         if (PCI_X_SSTATUS_MFREQ(sstatus) != PCI_X_SSTATUS_CONVENTIONAL_PCI)
 127                 pcix_tune_bus(dev->link_list);
 128
 129         /* Print the PCI-X bus speed. */
 130         printk(BIOS_DEBUG, "PCI: %02x: %s\n", dev->link_list->secondary,
 131                pcix_speed(sstatus));
 132
 133         return max;
 134 }
 135
 136 /** Default device operations for PCI-X bridges */
 137 static struct pci_operations pcix_bus_ops_pci = {
 138         .set_subsystem = 0,
 139 };
 140
 141 struct device_operations default_pcix_ops_bus = {
 142         .read_resources   = pci_bus_read_resources,
 143         .set_resources    = pci_dev_set_resources,
 144         .enable_resources = pci_bus_enable_resources,
 145         .init             = 0,
 146         .scan_bus         = pcix_scan_bridge,
 147         .enable           = 0,
 148         .reset_bus        = pci_bus_reset,
 149         .ops_pci          = &pcix_bus_ops_pci,
 150 };