src/cpu/intel/socket_PGA370/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2009 Uwe Hermann <uwe@hermann-uwe.de>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; version 2 of the License.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15 ## You should have received a copy of the GNU General Public License
  16 ## along with this program; if not, write to the Free Software
  17 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18 ##
  19
  20 config CPU_INTEL_SOCKET_PGA370
  21         bool
  22         select MMX
  23         select UDELAY_TSC
  24         select CACHE_AS_RAM
  25
  26 if CPU_INTEL_SOCKET_PGA370
  27
  28 # Not all CPUs for Socket 370 can do SSE2
  29 config SSE2
  30         bool
  31         default n
  32
  33 config DCACHE_RAM_BASE
  34         hex
  35         default 0xc0000
  36
  37 config DCACHE_RAM_SIZE
  38         hex
  39         default 0x01000
  40
  41 endif
  42