src/cpu/intel/model_106cx/model_106cx_init.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007-2009 coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA 02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/device.h>
  22 #include <device/pci.h>
  23 #include <string.h>
  24 #include <cpu/cpu.h>
  25 #include <cpu/x86/mtrr.h>
  26 #include <cpu/x86/msr.h>
  27 #include <cpu/x86/lapic.h>
  28 #include <cpu/intel/microcode.h>
  29 #include <cpu/intel/speedstep.h>
  30 #include <cpu/intel/hyperthreading.h>
  31 #include <cpu/x86/cache.h>
  32 #include <cpu/x86/name.h>
  33 #include <usbdebug.h>
  34
  35 static const uint32_t microcode_updates[] = {
  36         #include "microcode-2963-M01106C2217.h"
  37         #include "microcode-2964-M04106C2218.h"
  38         #include "microcode-2965-M08106C2219.h"
  39         #include "microcode-3098-M01106CA107.h"
  40         #include "microcode-3101-M04106CA107.h"
  41         #include "microcode-3104-M08106CA107.h"
  42         #include "microcode-3107-M10106CA107.h"
  43
  44         /*  Dummy terminator  */
  45         0x0, 0x0, 0x0, 0x0,
  46         0x0, 0x0, 0x0, 0x0,
  47         0x0, 0x0, 0x0, 0x0,
  48         0x0, 0x0, 0x0, 0x0,
  49 };
  50
  51 #define IA32_FEATURE_CONTROL 0x003a
  52
  53 #define CPUID_VMX (1 << 5)
  54 #define CPUID_SMX (1 << 6)
  55 static void enable_vmx(void)
  56 {
  57         struct cpuid_result regs;
  58         msr_t msr;
  59
  60         msr = rdmsr(IA32_FEATURE_CONTROL);
  61
  62         if (msr.lo & (1 << 0)) {
  63                 /* VMX locked. If we set it again we get an illegal
  64                  * instruction
  65                  */
  66                 return;
  67         }
  68
  69         regs = cpuid(1);
  70         if (regs.ecx & CPUID_VMX) {
  71                 msr.lo |= (1 << 2);
  72                 if (regs.ecx & CPUID_SMX)
  73                         msr.lo |= (1 << 1);
  74         }
  75
  76         wrmsr(IA32_FEATURE_CONTROL, msr);
  77
  78         msr.lo |= (1 << 0); /* Set lock bit */
  79
  80         wrmsr(IA32_FEATURE_CONTROL, msr);
  81 }
  82
  83 #define PMG_CST_CONFIG_CONTROL  0xe2
  84 #define PMG_IO_BASE_ADDR        0xe3
  85 #define PMG_IO_CAPTURE_ADDR     0xe4
  86
  87 #define HIGHEST_CLEVEL          3
  88 static void configure_c_states(void)
  89 {
  90         msr_t msr;
  91
  92         msr = rdmsr(PMG_CST_CONFIG_CONTROL);
  93         msr.lo |= (1 << 15); // Lock configuration
  94         msr.lo |= (1 << 10); // redirect IO-based CState transition requests to MWAIT
  95         msr.lo &= ~(1 << 9); // Issue a single stop grant cycle upon stpclk
  96         msr.lo &= ~7; msr.lo |= HIGHEST_CLEVEL; // support at most C3
  97         // TODO Do we want Deep C4 and  Dynamic L2 shrinking?
  98         wrmsr(PMG_CST_CONFIG_CONTROL, msr);
  99
 100         /* Set Processor MWAIT IO BASE (P_BLK) */
 101         msr.hi = 0;
 102         // TODO Do we want PM1_BASE? Needs SMM?
 103         //msr.lo = ((PMB0_BASE + 4) & 0xffff) | (((PMB1_BASE + 9) & 0xffff) << 16);
 104         msr.lo = ((PMB0_BASE + 4) & 0xffff);
 105         wrmsr(PMG_IO_BASE_ADDR, msr);
 106
 107         /* set C_LVL controls */
 108         msr.hi = 0;
 109         msr.lo = (PMB0_BASE + 4) | ((HIGHEST_CLEVEL - 2) << 16); // -2 because LVL0+1 aren't counted
 110         wrmsr(PMG_IO_CAPTURE_ADDR, msr);
 111 }
 112
 113 #define IA32_MISC_ENABLE        0x1a0
 114 static void configure_misc(void)
 115 {
 116         msr_t msr;
 117
 118         msr = rdmsr(IA32_MISC_ENABLE);
 119         msr.lo |= (1 << 3);     /* TM1 enable */
 120         msr.lo |= (1 << 13);    /* TM2 enable */
 121         msr.lo |= (1 << 17);    /* Bidirectional PROCHOT# */
 122
 123         msr.lo |= (1 << 10);    /* FERR# multiplexing */
 124
 125         // TODO: Only if  IA32_PLATFORM_ID[17] = 0 and IA32_PLATFORM_ID[50] = 1
 126         msr.lo |= (1 << 16);    /* Enhanced SpeedStep Enable */
 127
 128         // TODO Do we want Deep C4 and  Dynamic L2 shrinking?
 129         wrmsr(IA32_MISC_ENABLE, msr);
 130
 131         msr.lo |= (1 << 20);    /* Lock Enhanced SpeedStep Enable */
 132         wrmsr(IA32_MISC_ENABLE, msr);
 133 }
 134
 135 #if CONFIG_USBDEBUG
 136 static unsigned ehci_debug_addr;
 137 #endif
 138
 139 static void model_106cx_init(device_t cpu)
 140 {
 141         char processor_name[49];
 142
 143         /* Turn on caching if we haven't already */
 144         x86_enable_cache();
 145
 146         /* Update the microcode */
 147         intel_update_microcode(microcode_updates);
 148
 149         /* Print processor name */
 150         fill_processor_name(processor_name);
 151         printk(BIOS_INFO, "CPU: %s.\n", processor_name);
 152
 153 #if CONFIG_USBDEBUG
 154         // Is this caution really needed?
 155         if(!ehci_debug_addr)
 156                 ehci_debug_addr = get_ehci_debug();
 157         set_ehci_debug(0);
 158 #endif
 159
 160         /* Setup MTRRs */
 161         x86_setup_mtrrs(32);
 162         x86_mtrr_check();
 163
 164 #if CONFIG_USBDEBUG
 165         set_ehci_debug(ehci_debug_addr);
 166 #endif
 167
 168         /* Enable the local cpu apics */
 169         setup_lapic();
 170
 171         /* Enable virtualization */
 172         enable_vmx();
 173
 174         /* Configure C States */
 175         configure_c_states();
 176
 177         /* Configure Enhanced SpeedStep and Thermal Sensors */
 178         configure_misc();
 179
 180         /* TODO: PIC thermal sensor control */
 181
 182         /* Start up my cpu siblings */
 183         intel_sibling_init(cpu);
 184 }
 185
 186 static struct device_operations cpu_dev_ops = {
 187         .init     = model_106cx_init,
 188 };
 189
 190 static struct cpu_device_id cpu_table[] = {
 191         { X86_VENDOR_INTEL, 0x106c0 }, /* Intel Atom 230 */
 192         { 0, 0 },
 193 };
 194
 195 static const struct cpu_driver driver __cpu_driver = {
 196         .ops      = &cpu_dev_ops,
 197         .id_table = cpu_table,
 198 };
 199