Move "select CACHE_AS_RAM" lines from boards into CPU socket.
[coreboot.git] / src / cpu / amd / model_10xxx / Kconfig
1 config CPU_AMD_MODEL_10XXX
2         bool
3         select SSE
4         select SSE2
5
6 if CPU_AMD_MODEL_10XXX
7 config CPU_ADDR_BITS
8         int
9         default 48
10
11 config DCACHE_RAM_BASE
12         hex
13         default 0xc4000
14
15 config DCACHE_RAM_SIZE
16         hex
17         default 0x0c000
18
19 config DCACHE_RAM_GLOBAL_VAR_SIZE
20         hex
21         default 0x04000
22
23 config UDELAY_IO
24         bool
25         default n
26
27 config SET_FIDVID
28         bool
29         default y
30
31 if SET_FIDVID
32 config SET_FIDVID_DEBUG
33         bool
34         default y
35
36 config SET_FIDVID_STORE_AP_APICID_AT_FIRST
37         bool
38         default y
39
40 config SET_FIDVID_CORE0_ONLY
41         bool
42         default n
43
44 # 0: all cores
45 # 1: core 0 only
46 # 2: all but core 0
47 config SET_FIDVID_CORE_RANGE
48         int
49         default 0
50
51 endif
52 endif