src/cpu/Kconfig

   1 if ARCH_X86
   2
   3 source src/cpu/amd/Kconfig
   4 source src/cpu/intel/Kconfig
   5 source src/cpu/via/Kconfig
   6 source src/cpu/x86/Kconfig
   7
   8 config CACHE_AS_RAM
   9         bool
  10         default !ROMCC
  11
  12 config DCACHE_RAM_BASE
  13         hex
  14
  15 config DCACHE_RAM_SIZE
  16         hex
  17
  18 config DCACHE_RAM_GLOBAL_VAR_SIZE
  19         hex
  20         default 0x0
  21
  22 config MAX_PHYSICAL_CPUS
  23         int
  24         default 1
  25
  26 config SMP
  27         bool
  28         default y if MAX_CPUS != 1
  29         default n
  30         help
  31           This option is used to enable certain functions to make coreboot
  32           work correctly on symmetric multi processor (SMP) systems.
  33
  34 config  MMX
  35         bool
  36         help
  37           Select MMX in your socket or model Kconfig if your CPU has MMX
  38           streaming SIMD instructions. ROMCC can build more efficient
  39           code if it can spill to MMX registers.
  40
  41 config SSE
  42         bool
  43         help
  44           Select SSE in your socket or model Kconfig if your CPU has SSE
  45           streaming SIMD instructions. ROMCC can build more efficient
  46           code if it can spill to SSE (aka XMM) registers.
  47
  48 config SSE2
  49         bool
  50         default n
  51         help
  52           Select SSE2 in your socket or model Kconfig if your CPU has SSE2
  53           streaming SIMD instructions. Some parts of coreboot can be built
  54           with more efficient code if SSE2 instructions are available.
  55
  56 config VAR_MTRR_HOLE
  57         bool
  58         default y
  59         help
  60                 Unset this if you don't want the MTRR code to use
  61                 subtractive MTRRs
  62
  63 endif # ARCH_X86