src/cpu/Kconfig

   1 if ARCH_X86
   2
   3 source src/cpu/amd/Kconfig
   4 source src/cpu/intel/Kconfig
   5 source src/cpu/via/Kconfig
   6 source src/cpu/x86/Kconfig
   7
   8 config CACHE_AS_RAM
   9         bool
  10         default !ROMCC
  11
  12 config DCACHE_RAM_BASE
  13         hex
  14
  15 config DCACHE_RAM_SIZE
  16         hex
  17
  18 config DCACHE_RAM_GLOBAL_VAR_SIZE
  19         hex
  20         default 0x0
  21
  22 config MAX_PHYSICAL_CPUS
  23         int
  24         default 1
  25
  26 config SMP
  27         bool
  28         default y if MAX_CPUS != 1
  29         default n
  30         help
  31           This option is used to enable certain functions to make coreboot
  32           work correctly on symmetric multi processor (SMP) systems.
  33
  34 config AP_SIPI_VECTOR
  35         hex
  36         default 0xfffff000
  37         help
  38           This must equal address of ap_sipi_vector from bootblock build.
  39
  40 config  MMX
  41         bool
  42         help
  43           Select MMX in your socket or model Kconfig if your CPU has MMX
  44           streaming SIMD instructions. ROMCC can build more efficient
  45           code if it can spill to MMX registers.
  46
  47 config SSE
  48         bool
  49         help
  50           Select SSE in your socket or model Kconfig if your CPU has SSE
  51           streaming SIMD instructions. ROMCC can build more efficient
  52           code if it can spill to SSE (aka XMM) registers.
  53
  54 config SSE2
  55         bool
  56         default n
  57         help
  58           Select SSE2 in your socket or model Kconfig if your CPU has SSE2
  59           streaming SIMD instructions. Some parts of coreboot can be built
  60           with more efficient code if SSE2 instructions are available.
  61
  62 config VAR_MTRR_HOLE
  63         bool
  64         default y
  65         help
  66                 Unset this if you don't want the MTRR code to use
  67                 subtractive MTRRs
  68
  69 endif # ARCH_X86