src/config/Options.lb

   1 #######################################################
   2 #
   3 # Main options file for coreboot
   4 #
   5 # Each option used by a part must be defined in
   6 # this file. The format for options is:
   7 #
   8 #   define <name>
   9 #       default <expr> | {<expr>} | "<string>" | none
  10 #       format "<string>"
  11 #       export always | used | never
  12 #       comment "<string>"
  13 #   end
  14 #
  15 # where
  16 #
  17 #   <name> is the name of the option
  18 #   <expr> is a numeric expression
  19 #   <string> is a string
  20 #
  21 # Either a default value or 'default none' must
  22 # be specified for every option. An option
  23 # specified as 'default none' will not be exported
  24 # (i.e. will remain undefined) unless it has
  25 # been assigned a value.
  26 #
  27 # Option values can be an immediate expression that
  28 # evaluates to a numeric value, a delayed expression
  29 # (surrounded by curley braces), or a string
  30 # (surrounded by double quotes.)
  31 #
  32 # Immediate expressions are evaluated at the time an
  33 # option is defined or set and the numeric result
  34 # becomes the value of the option.
  35 #
  36 # Delayed expression are evaluated at the time the
  37 # option is used, either in another expression or
  38 # when being exported.
  39 #
  40 # String values will have the double quotes removed
  41 # automatically.
  42 #
  43 # Format strings determine the print format that is
  44 # used when exporting options. The default format
  45 # is "%s" for strings and "%d" for numbers.
  46 #
  47 # Exported options generate entries in the
  48 # Makefile.settings file. Options can be always
  49 # exported, exported only if used, or never exported.
  50 #
  51 # A comment string must be supplied for every option.
  52 #
  53 #######################################################
  54
  55 ###############################################
  56 # Architecture options
  57 ###############################################
  58
  59 define ARCH
  60         default "i386"
  61         export always
  62         comment "Default architecture is i386, options are alpha and ppc"
  63 end
  64 define HAVE_MOVNTI
  65         default 0
  66         export always
  67         comment "This cpu supports the MOVNTI directive"
  68 end
  69
  70 ###############################################
  71 # Build options
  72 ###############################################
  73
  74 define CROSS_COMPILE
  75         default ""
  76         export always
  77         comment "Cross compiler prefix"
  78 end
  79 define CC
  80         default "$(CROSS_COMPILE)gcc"
  81         export always
  82         comment "Target C Compiler"
  83 end
  84 define HOSTCC
  85         default "gcc"
  86         export always
  87         comment "Host C Compiler"
  88 end
  89 define CPU_OPT
  90         default none
  91         export used
  92         comment "Additional per-cpu CFLAGS"
  93 end
  94 define OBJCOPY
  95         default "$(CROSS_COMPILE)objcopy --gap-fill 0xff"
  96         export always
  97         comment "Objcopy command"
  98 end
  99 define COREBOOT_VERSION
 100         default "2.0.0"
 101         export always
 102         format "\"%s\""
 103         comment "coreboot version"
 104 end
 105 define COREBOOT_EXTRA_VERSION
 106         default ""
 107         export used
 108         format "\"%s\""
 109         comment "coreboot extra version"
 110 end
 111 define COREBOOT_BUILD
 112         default "$(shell date)"
 113         export always
 114         format "\"%s\""
 115         comment "Build date"
 116 end
 117 define COREBOOT_COMPILE_TIME
 118         default "$(shell date +%T)"
 119         export always
 120         format "\"%s\""
 121         comment "Build time"
 122 end
 123 define COREBOOT_COMPILE_BY
 124         default "$(shell whoami)"
 125         export always
 126         format "\"%s\""
 127         comment "Who build this image"
 128 end
 129 define COREBOOT_COMPILE_HOST
 130         default "$(shell hostname)"
 131         export always
 132         format "\"%s\""
 133         comment "Build host"
 134 end
 135
 136 define COREBOOT_COMPILE_DOMAIN
 137         default "$(shell dnsdomainname)"
 138         export always
 139         format "\"%s\""
 140         comment "Build domain name"
 141 end
 142 define COREBOOT_COMPILER
 143         default "$(shell $(CC) $(CFLAGS) -v 2>&1 | tail -n 1)"
 144         export always
 145         format "\"%s\""
 146         comment "Build compiler"
 147 end
 148 define COREBOOT_LINKER
 149         default "$(shell  $(CC) -Wl,--version 2>&1 | grep version | tail -n 1)"
 150         export always
 151         format "\"%s\""
 152         comment "Build linker"
 153 end
 154 define COREBOOT_ASSEMBLER
 155         default "$(shell  touch dummy.s ; $(CC) -c -Wa,-v dummy.s 2>&1; rm -f dummy.s dummy.o )"
 156         export always
 157         format "\"%s\""
 158         comment "Build assembler"
 159 end
 160 define CONFIG_CHIP_CONFIGURE
 161         default 0
 162         export used
 163         comment "Use new chip_configure method for configuring (non-pci) devices"
 164 end
 165 define CONFIG_USE_INIT
 166         default 0
 167         export always
 168         comment "Use stage 1 initialization code"
 169 end
 170
 171 ###############################################
 172 # ROM image options
 173 ###############################################
 174
 175 define HAVE_FALLBACK_BOOT
 176         format "%d"
 177         default 0
 178         export always
 179         comment "Set if fallback booting required"
 180 end
 181 define HAVE_FAILOVER_BOOT
 182         format "%d"
 183         default 0
 184         export always
 185         comment "Set if failover booting required"
 186 end
 187 define USE_FALLBACK_IMAGE
 188         format "%d"
 189         default 0
 190         export used
 191         comment "Set to build a fallback image"
 192 end
 193 define USE_FAILOVER_IMAGE
 194         format "%d"
 195         default 0
 196         export used
 197         comment "Set to build a failover image"
 198 end
 199 define FALLBACK_SIZE
 200         default 65536
 201         format "0x%x"
 202         export used
 203         comment "Default fallback image size"
 204 end
 205 define FAILOVER_SIZE
 206         default 0
 207         format "0x%x"
 208         export used
 209         comment "Default failover image size"
 210 end
 211 define ROM_SIZE
 212         default none
 213         format "0x%x"
 214         export used
 215         comment "Size of your ROM"
 216 end
 217 define ROM_IMAGE_SIZE
 218         default 65535
 219         format "0x%x"
 220         export always
 221         comment "Default image size"
 222 end
 223 define ROM_SECTION_SIZE
 224         default {FALLBACK_SIZE}
 225         format "0x%x"
 226         export used
 227         comment "Default rom section size"
 228 end
 229 define ROM_SECTION_OFFSET
 230         default {ROM_SIZE - FALLBACK_SIZE}
 231         format "0x%x"
 232         export used
 233         comment "Default rom section offset"
 234 end
 235 define PAYLOAD_SIZE
 236         default {ROM_SECTION_SIZE - ROM_IMAGE_SIZE}
 237         format "0x%x"
 238         export always
 239         comment "Default payload size"
 240 end
 241 define _ROMBASE
 242         default {PAYLOAD_SIZE}
 243         format "0x%x"
 244         export always
 245         comment "Base address of coreboot in ROM"
 246 end
 247 define _ROMSTART
 248         default none
 249         format "0x%x"
 250         export used
 251         comment "Start address of coreboot in ROM"
 252 end
 253 define _RESET
 254         default {_ROMBASE}
 255         format "0x%x"
 256         export always
 257         comment "Hardware reset vector address"
 258 end
 259 define _EXCEPTION_VECTORS
 260         default {_ROMBASE+0x100}
 261         format "0x%x"
 262         export always
 263         comment "Address of exception vector table"
 264 end
 265 define STACK_SIZE
 266         default 0x2000
 267         format "0x%x"
 268         export always
 269         comment "Default stack size"
 270 end
 271 define HEAP_SIZE
 272         default 0x2000
 273         format "0x%x"
 274         export always
 275         comment "Default heap size"
 276 end
 277 define _RAMBASE
 278         default none
 279         format "0x%x"
 280         export always
 281         comment "Base address of coreboot in RAM"
 282 end
 283 define _RAMSTART
 284         default none
 285         format "0x%x"
 286         export used
 287         comment "Start address of coreboot in RAM"
 288 end
 289 define USE_DCACHE_RAM
 290         default 0
 291         export always
 292         comment "Use data cache as temporary RAM if possible"
 293 end
 294 define CAR_FAM10
 295         default 0
 296         export always
 297         comment "AMD family 10 CAR requires additional setup"
 298 end
 299 define DCACHE_RAM_BASE
 300         default 0xc0000
 301         format "0x%x"
 302         export always
 303         comment "Base address of data cache when using it for temporary RAM"
 304 end
 305 define DCACHE_RAM_SIZE
 306         default 0x1000
 307         format "0x%x"
 308         export always
 309         comment "Size of data cache when using it for temporary RAM"
 310 end
 311 define DCACHE_RAM_GLOBAL_VAR_SIZE
 312         default 0
 313         format "0x%x"
 314         export always
 315         comment "Size of region that for global variable of cache as ram stage"
 316 end
 317 define CONFIG_AP_CODE_IN_CAR
 318         default 0
 319         export always
 320         comment "will copy coreboot_apc to AP cache ane execute in AP"
 321 end
 322 define MEM_TRAIN_SEQ
 323         default 0
 324         export always
 325         comment "0: three for in bsp, 1: on every core0, 2: one for on bsp"
 326 end
 327 define WAIT_BEFORE_CPUS_INIT
 328         default 0
 329         export always
 330         comment "execute cpus_ready_for_init if it is set to 1"
 331 end
 332 define XIP_ROM_BASE
 333         default 0
 334         format "0x%x"
 335         export used
 336         comment "Start address of area to cache during coreboot execution directly from ROM"
 337 end
 338 define XIP_ROM_SIZE
 339         default 0
 340         format "0x%x"
 341         export used
 342         comment "Size of area to cache during coreboot execution directly from ROM"
 343 end
 344 define CONFIG_COMPRESS
 345         default 1
 346         export always
 347         comment "Set for compressed image"
 348 end
 349 define CONFIG_UNCOMPRESSED
 350         format "%d"
 351         default {!CONFIG_COMPRESS}
 352         export always
 353         comment "Set for uncompressed image"
 354 end
 355 define CONFIG_LB_MEM_TOPK
 356         format "%d"
 357         default 2048
 358         export always
 359         comment "Kilobytes of memory to initialized before executing code from RAM"
 360 end
 361 define HAVE_OPTION_TABLE
 362         default 0
 363         export always
 364         comment "Export CMOS option table"
 365 end
 366 define USE_OPTION_TABLE
 367         format "%d"
 368         default {HAVE_OPTION_TABLE && !USE_FALLBACK_IMAGE}
 369         export always
 370         comment "Use option table"
 371 end
 372
 373 ###############################################
 374 # CMOS variable options
 375 ###############################################
 376 define LB_CKS_RANGE_START
 377         default 49
 378         format "%d"
 379         export always
 380         comment "First CMOS byte to use for coreboot options"
 381 end
 382 define LB_CKS_RANGE_END
 383         default 125
 384         format "%d"
 385         export always
 386         comment "Last CMOS byte to use for coreboot options"
 387 end
 388 define LB_CKS_LOC
 389         default 126
 390         format "%d"
 391         export always
 392         comment "Pair of bytes to use for CMOS checksum"
 393 end
 394
 395
 396 ###############################################
 397 # Build targets
 398 ###############################################
 399
 400 define CRT0
 401         default "$(TOP)/src/arch/$(ARCH)/init/crt0.S.lb"
 402         export always
 403         comment "Main initialization target"
 404 end
 405
 406 ###############################################
 407 # Debugging/Logging options
 408 ###############################################
 409
 410 define DEBUG
 411         default 1
 412         export always
 413         comment "Enable debugging code"
 414 end
 415 define CONFIG_CONSOLE_VGA
 416         default 0
 417         export always
 418         comment "Log messages to any VGA-compatible device (may require *_ROM_RUN to bring up)"
 419 end
 420 define CONFIG_CONSOLE_VGA_MULTI
 421         default 0
 422         export always
 423         comment "Multi VGA console"
 424 end
 425 define CONFIG_CONSOLE_VGA_ONBOARD_AT_FIRST
 426         default 0
 427         export always
 428         comment "Use onboard VGA instead of add on VGA card"
 429 end
 430 define CONFIG_CONSOLE_BTEXT
 431         default 0
 432         export always
 433         comment "Log messages to btext fb console"
 434 end
 435 define CONFIG_CONSOLE_LOGBUF
 436         default 0
 437         export always
 438         comment "Log messages to buffer"
 439 end
 440 define CONFIG_CONSOLE_SROM
 441         default 0
 442         export always
 443         comment "Log messages to SROM console"
 444 end
 445 define CONFIG_CONSOLE_SERIAL8250
 446         default 0
 447         export always
 448         comment "Log messages to 8250 uart based serial console"
 449 end
 450 define CONFIG_USBDEBUG_DIRECT
 451         default 0
 452         export always
 453         comment "Log messages to ehci debug port console"
 454 end
 455 define DEFAULT_CONSOLE_LOGLEVEL
 456         default 7
 457         export always
 458         comment "Console will log at this level unless changed"
 459 end
 460 define MAXIMUM_CONSOLE_LOGLEVEL
 461         default 8
 462         export always
 463         comment "Error messages up to this level can be printed"
 464 end
 465 define CONFIG_SERIAL_POST
 466         default 0
 467         export always
 468         comment "Enable SERIAL POST codes"
 469 end
 470 define NO_POST
 471         default none
 472         export used
 473         comment "Disable POST codes"
 474 end
 475 define TTYS0_BASE
 476         default 0x3f8
 477         format "0x%x"
 478         export always
 479         comment "Base address for 8250 uart for the serial console"
 480 end
 481 define TTYS0_BAUD
 482         default 115200
 483         export always
 484         comment "Default baud rate for serial console"
 485 end
 486 define TTYS0_DIV
 487         default none
 488         format "%d"
 489         export used
 490         comment "Allow UART divisor to be set explicitly"
 491 end
 492 define TTYS0_LCS
 493         default 0x3
 494         format "0x%x"
 495         export always
 496         comment "Default flow control settings for the 8250 serial console uart"
 497 end
 498
 499 define CONFIG_USE_PRINTK_IN_CAR
 500         default 0
 501         export always
 502         comment "use printk instead of print in CAR stage code"
 503 end
 504
 505
 506 ###############################################
 507 # Mainboard options
 508 ###############################################
 509
 510 define MAINBOARD
 511         default "Mainboard_not_set"
 512         export always
 513         comment "Mainboard name"
 514 end
 515 define MAINBOARD_PART_NUMBER
 516         default "Part_number_not_set"
 517         export always
 518         format "\"%s\""
 519         comment "Part number of mainboard"
 520 end
 521 define MAINBOARD_VENDOR
 522         default "Vendor_not_set"
 523         export always
 524         format "\"%s\""
 525         comment "Vendor of mainboard"
 526 end
 527 define MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
 528         default 0
 529         export always
 530         comment "PCI Vendor ID of mainboard manufacturer"
 531 end
 532 define MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
 533         default 0
 534         format "0x%x"
 535         export always
 536         comment "PCI susbsystem device id assigned my mainboard manufacturer"
 537 end
 538 define MAINBOARD_POWER_ON_AFTER_POWER_FAIL
 539         default none
 540         export used
 541         comment "Default power on after power fail setting"
 542 end
 543 define CONFIG_SYS_CLK_FREQ
 544         default none
 545         export used
 546         comment "System clock frequency in MHz"
 547 end
 548 define CONFIG_MAX_PCI_BUSES
 549         default 255
 550         export always
 551         comment "Maximum number of PCI buses to search for devices"
 552 end
 553 ###############################################
 554 # SMP options
 555 ###############################################
 556
 557 define CONFIG_SMP
 558         default 0
 559         export always
 560         comment "Define if we support SMP"
 561 end
 562 define CONFIG_MAX_CPUS
 563         default 1
 564         export always
 565         comment "Maximum CPU count for this machine"
 566 end
 567 define CONFIG_MAX_PHYSICAL_CPUS
 568         default 1
 569         export always
 570         comment "Maximum physical CPU count for this machine"
 571 end
 572 define CONFIG_LOGICAL_CPUS
 573         default 0
 574         export always
 575         comment "Should multiple cpus per die be enabled?"
 576 end
 577 define CONFIG_AP_IN_SIPI_WAIT
 578         default 0
 579         export always
 580         comment "Should application processors go to SIPI wait state after initialization? (Required for Intel Core Duo)"
 581 end
 582 define HAVE_MP_TABLE
 583         default none
 584         export used
 585         comment "Define to build an MP table"
 586 end
 587 define SERIAL_CPU_INIT
 588         default 1
 589         export always
 590         comment "Serialize CPU init"
 591 end
 592 define APIC_ID_OFFSET
 593         default 0
 594         export always
 595         comment "We need to share this value between cache_as_ram_auto.c and northbridge.c"
 596 end
 597 define ENABLE_APIC_EXT_ID
 598         default 0
 599         export always
 600         comment "Enable APIC ext id mode 8 bit"
 601 end
 602 define LIFT_BSP_APIC_ID
 603         default 0
 604         export always
 605         comment "decide if we lift bsp apic id while ap apic id"
 606 end
 607 ###############################################
 608 # Boot options
 609 ###############################################
 610
 611 define CONFIG_IDE_PAYLOAD
 612         default 0
 613         export always
 614         comment "Boot from IDE device"
 615 end
 616 define CONFIG_ROM_PAYLOAD
 617         default 0
 618         export always
 619         comment "Boot image is located in ROM"
 620 end
 621 define CONFIG_ROM_PAYLOAD_START
 622         default {0xffffffff - ROM_SIZE + ROM_SECTION_OFFSET + 1}
 623         format "0x%x"
 624         export always
 625         comment "ROM stream start location"
 626 end
 627 define CONFIG_COMPRESSED_PAYLOAD_NRV2B
 628         default 0
 629         export always
 630         comment "NRV2B compressed boot image is located in ROM"
 631 end
 632 define CONFIG_COMPRESSED_PAYLOAD_LZMA
 633         default 0
 634         export always
 635         comment "LZMA compressed boot image is located in ROM"
 636 end
 637 define CONFIG_PRECOMPRESSED_PAYLOAD
 638         default 0
 639         export always
 640         comment "boot image is already compressed"
 641 end
 642 define CONFIG_SERIAL_PAYLOAD
 643         default 0
 644         export always
 645         comment "Download boot image from serial port"
 646 end
 647 define CONFIG_FS_PAYLOAD
 648         default 0
 649         export always
 650         comment "Boot from a filesystem"
 651 end
 652 define CONFIG_FS_EXT2
 653         default 0
 654         export always
 655         comment "Enable ext2 filesystem support"
 656 end
 657 define CONFIG_FS_ISO9660
 658         default 0
 659         export always
 660         comment "Enable ISO9660 filesystem support"
 661 end
 662 define CONFIG_FS_FAT
 663         default 0
 664         export always
 665         comment "Enable FAT filesystem support"
 666 end
 667 define AUTOBOOT_DELAY
 668         default 2
 669         export always
 670         comment "Delay (in seconds) before autobooting"
 671 end
 672 define AUTOBOOT_CMDLINE
 673         default "hdc1:/vmlinuz root=/dev/hdc3 console=tty0 console=ttyS0,115200"
 674         export always
 675         format "\"%s\""
 676         comment "Default command line when autobooting"
 677 end
 678
 679 define USE_WATCHDOG_ON_BOOT
 680         default 0
 681         export always
 682         comment "Use the watchdog on booting"
 683 end
 684
 685 ###############################################
 686 # Plugin Device support options
 687 ###############################################
 688
 689 define CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT
 690         default 1
 691         export always
 692         comment "Enable support for plugin Hypertransport busses"
 693 end
 694 define CONFIG_AGP_PLUGIN_SUPPORT
 695         default 1
 696         export always
 697         comment "Enable support for plugin AGP busses"
 698 end
 699 define CONFIG_CARDBUS_PLUGIN_SUPPORT
 700         default 1
 701         export always
 702         comment "Enable support cardbus plugin cards"
 703 end
 704 define CONFIG_PCIX_PLUGIN_SUPPORT
 705         default 1
 706         export always
 707         comment "Enable support for plugin PCI-X busses"
 708 end
 709 define CONFIG_PCIEXP_PLUGIN_SUPPORT
 710         default 1
 711         export always
 712         comment "Enable support for plugin PCI-E busses"
 713 end
 714
 715 ###############################################
 716 # IRQ options
 717 ###############################################
 718
 719 define HAVE_PIRQ_TABLE
 720         default none
 721         export used
 722         comment "Define if we have a PIRQ table"
 723 end
 724 define PIRQ_ROUTE
 725         default 0
 726         export used
 727         comment "Define if we have a PIRQ table and want routing IRQs"
 728 end
 729 define IRQ_SLOT_COUNT
 730         default none
 731         export used
 732         comment "Number of IRQ slots"
 733 end
 734 define CONFIG_PCIBIOS_IRQ
 735         default none
 736         export used
 737         comment "PCIBIOS IRQ support"
 738 end
 739 define CONFIG_IOAPIC
 740         default none
 741         export used
 742         comment "IOAPIC support"
 743 end
 744
 745 ###############################################
 746 # IDE specific options
 747 ###############################################
 748
 749 define CONFIG_IDE
 750         default 0
 751         export always
 752         comment "Define to include IDE support"
 753 end
 754 define IDE_BOOT_DRIVE
 755         default 0
 756         export always
 757         comment "Disk number of boot drive"
 758 end
 759 define IDE_SWAB
 760         default none
 761         export used
 762         comment "Swap bytes when reading from IDE device"
 763 end
 764 define IDE_OFFSET
 765         default 0
 766         export always
 767         comment "Sector at which to start searching for boot image"
 768 end
 769
 770 ###############################################
 771 # Options for memory mapped I/O
 772 ###############################################
 773
 774 define PCI_IO_CFG_EXT
 775         default 0
 776         export always
 777         comment "allow 4K register space via io CFG port"
 778 end
 779
 780 define PCIC0_CFGADDR
 781         default none
 782         format "0x%x"
 783         export used
 784         comment "Address of PCI Configuration Address Register"
 785 end
 786 define PCIC0_CFGDATA
 787         default none
 788         format "0x%x"
 789         export used
 790         comment "Address of PCI Configuration Data Register"
 791 end
 792 define ISA_IO_BASE
 793         default none
 794         format "0x%x"
 795         export used
 796         comment "Base address of PCI/ISA I/O address range"
 797 end
 798 define ISA_MEM_BASE
 799         default none
 800         format "0x%x"
 801         export used
 802         comment "Base address of PCI/ISA memory address range"
 803 end
 804 define PNP_CFGADDR
 805         default none
 806         format "0x%x"
 807         export used
 808         comment "PNP Configuration Address Register offset"
 809 end
 810 define PNP_CFGDATA
 811         default none
 812         format "0x%x"
 813         export used
 814         comment "PNP Configuration Data Register offset"
 815 end
 816 define _IO_BASE
 817         default none
 818         format "0x%x"
 819         export used
 820         comment "Base address of memory mapped I/O operations"
 821 end
 822
 823 ###############################################
 824 # Options for embedded systems
 825 ###############################################
 826
 827 define EMBEDDED_RAM_SIZE
 828         default none
 829         export used
 830         comment "Embedded boards generally have fixed RAM size"
 831 end
 832
 833 ###############################################
 834 # Misc options
 835 ###############################################
 836
 837 define CONFIG_CHIP_NAME
 838         default 0
 839         export always
 840         comment "Compile in the chip name"
 841 end
 842
 843 define CONFIG_GDB_STUB
 844         default 0
 845         export used
 846         comment "Compile in gdb stub support?"
 847 end
 848
 849 define HAVE_INIT_TIMER
 850         default 0
 851         export always
 852         comment "Have a init_timer function"
 853 end
 854 define HAVE_HARD_RESET
 855         default none
 856         export used
 857         comment "Have hard reset"
 858 end
 859 define HAVE_SMI_HANDLER
 860         default none
 861         export used
 862         comment "Set, if the board needs an SMI handler"
 863 end
 864 define MEMORY_HOLE
 865         default none
 866         export used
 867         comment "Set to deal with memory hole"
 868 end
 869 define MAX_REBOOT_CNT
 870         default 3
 871         export always
 872         comment "Set maximum reboots"
 873 end
 874
 875 ###############################################
 876 # Misc device options
 877 ###############################################
 878
 879 define HAVE_FANCTL
 880         default 0
 881         export used
 882         comment "Include board specific FAN control initialization"
 883 end
 884 define CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
 885         default 0
 886         export used
 887         comment "Use timer2 to callibrate the x86 time stamp counter"
 888 end
 889 define INTEL_PPRO_MTRR
 890         default none
 891         export used
 892         comment ""
 893 end
 894 define CONFIG_UDELAY_TSC
 895         default 0
 896         export used
 897         comment "Implement udelay with the x86 time stamp counter"
 898 end
 899 define CONFIG_UDELAY_IO
 900         default 0
 901         export used
 902         comment "Implement udelay with x86 io registers"
 903 end
 904 define FAKE_SPDROM
 905         default 0
 906         export always
 907         comment "Use this to fake spd rom values"
 908 end
 909
 910 define HAVE_ACPI_TABLES
 911         default 0
 912         export always
 913         comment "Define to build ACPI tables"
 914 end
 915
 916 define ACPI_SSDTX_NUM
 917         default 0
 918         export always
 919         comment "extra ssdt num for PCI Device"
 920 end
 921
 922 define AGP_APERTURE_SIZE
 923         default none
 924         export used
 925         format "0x%x"
 926         comment "AGP graphics virtual memory aperture size"
 927 end
 928
 929 define HT_CHAIN_UNITID_BASE
 930         default 1
 931         export always
 932         comment "this will be first hypertransport device's unitid base, if sb ht chain only has one ht device, it could be 0"
 933 end
 934
 935 define HT_CHAIN_END_UNITID_BASE
 936         default 0x20
 937         export always
 938         comment "this will be unit id of the end of hypertransport chain (usually the real SB) if it is small than HT_CHAIN_UNITID_BASE, it could be 0"
 939 end
 940
 941 define SB_HT_CHAIN_UNITID_OFFSET_ONLY
 942         default 1
 943         export always
 944         comment "this will decided if only offset SB hypertransport chain"
 945 end
 946
 947 define SB_HT_CHAIN_ON_BUS0
 948         default 0
 949         export always
 950         comment "this will make SB hypertransport chain sit on bus 0, if it is 1, will put sb ht chain on bus 0, if it is 2 will put other chain on 0x40, 0x80, 0xc0"
 951 end
 952
 953 define PCI_BUS_SEGN_BITS
 954         default 0
 955         export always
 956         comment "It could be 0, 1, 2, 3 and 4 only"
 957 end
 958
 959 define MMCONF_SUPPORT
 960         default 0
 961         export always
 962         comment "enable mmconfig for pci conf"
 963 end
 964
 965 define MMCONF_SUPPORT_DEFAULT
 966         default 0
 967         export always
 968         comment "enable mmconfig for pci conf"
 969 end
 970
 971 define HW_MEM_HOLE_SIZEK
 972         default 0
 973         export always
 974         comment "Opteron E0 later memory hole size in K, 0 mean disable"
 975 end
 976
 977 define HW_MEM_HOLE_SIZE_AUTO_INC
 978         default 0
 979         export always
 980         comment "Opteron E0 later memory hole size auto increase to avoid hole startk equal to basek"
 981 end
 982
 983 define CONFIG_VAR_MTRR_HOLE
 984         default 1
 985         export always
 986         comment "using hole in MTRR instead of increasing method"
 987 end
 988
 989 define K8_HT_FREQ_1G_SUPPORT
 990         default 0
 991         export always
 992         comment "Optern E0 later could support 1G HT, but still depends MB design"
 993 end
 994
 995 define K8_REV_F_SUPPORT
 996         default 0
 997         export always
 998         comment "Opteron Rev F (DDR2) support"
 999 end
1000
1001 define CBB
1002         default 0
1003         export always
1004         comment "Opteron cpu bus num base"
1005 end
1006
1007 define CDB
1008         default 0x18
1009         export always
1010         comment "Opteron cpu device num base"
1011 end
1012
1013 define HT3_SUPPORT
1014         default 0
1015         export always
1016         comment "Hypertransport 3 support, include ac HT and unganged sublink feature"
1017 end
1018
1019 define EXT_RT_TBL_SUPPORT
1020         default 0
1021         export always
1022         comment "support AMD family 10 extended routing table via F0x158, normally is enabled when node nums is greater than 8"
1023 end
1024
1025 define EXT_CONF_SUPPORT
1026         default 0
1027         export always
1028         comment "support AMD family 10 extended config space for ram, bus, io, mmio via F1x110, normally is enabled when HT3 is enabled and non ht chain nums is greater than 4"
1029 end
1030
1031 define DIMM_SUPPORT
1032         default 0x0108
1033         format "0x%x"
1034         export always
1035         comment "DIMM support: bit 0 - sdram, bit 1: ddr1, bit 2: ddr2, bit 3: ddr3, bit 4: fbdimm, bit 8: reg"
1036 end
1037
1038 define CPU_SOCKET_TYPE
1039         default 0x10
1040         export always
1041         comment "cpu socket type, 0x10 mean Socket F, 0x11 mean socket M2, 0x20, Soxket G, and 0x21 mean socket M3"
1042 end
1043
1044 define CPU_ADDR_BITS
1045         default 36
1046         export always
1047         comment "CPU hardware address lines num, for AMD K8 could be 40, and AMD family 10 could be 48"
1048 end
1049
1050 define CONFIG_VGA_ROM_RUN
1051         default 0
1052         export always
1053         comment "Init x86 ROMs on VGA-class PCI devices"
1054 end
1055
1056 define CONFIG_PCI_ROM_RUN
1057         default 0
1058         export always
1059         comment "Init x86 ROMs on all PCI devices"
1060 end
1061
1062 define CONFIG_PCI_64BIT_PREF_MEM
1063         default 0
1064         export always
1065         comment "allow PCI device get 4G above Region as pref mem"
1066 end
1067
1068 define CONFIG_AMDMCT
1069         default 0
1070         export always
1071         comment "use AMD MCT to init RAM instead of native code"
1072 end
1073
1074 define AMD_UCODE_PATCH_FILE
1075         default none
1076         export used
1077         format "\"%s\""
1078         comment "name of the microcode patch file"
1079 end
1080
1081 define K8_MEM_BANK_B_ONLY
1082         default 0
1083         export always
1084         comment "use AMD K8's memory bank B only to make a 64bit memory system and memory bank A is free, such as Filbert."
1085 end
1086
1087 define CONFIG_VIDEO_MB
1088         default none
1089         export used
1090         comment "Integrated graphics with UMA has dynamic setup"
1091 end
1092
1093 define CONFIG_GFXUMA
1094         default none
1095         export used
1096         comment "GFX UMA"
1097 end
1098
1099 define CONFIG_SPLASH_GRAPHIC
1100         default 0
1101         export used
1102         comment "Paint a splash screen"
1103 end
1104
1105 define CONFIG_GX1_VIDEO
1106         default 0
1107         export used
1108         comment "Build in GX1's graphic support"
1109 end
1110
1111 define CONFIG_GX1_VIDEOMODE
1112         default none
1113         export used
1114         comment "Define video mode after reset"
1115 # could be
1116 # 0 for 640x480
1117 # 1 for 800x600
1118 # 2 for 1024x768
1119 # 3 for 1280x960
1120 # 4 for 1280x1024
1121 end
1122
1123 define CONFIG_PCIE_CONFIGSPACE_HOLE
1124         default 0
1125         export always
1126         comment "Leave a hole for PCIe config space in the device allocator"
1127 end
1128
1129 ###############################################
1130 # Board specific options
1131 ###############################################
1132
1133 ###############################################
1134 # Options for motorola/sandpoint
1135 ###############################################
1136 define CONFIG_SANDPOINT_ALTIMUS
1137         default 0
1138         export never
1139         comment "Configure Sandpoint with Altimus PMC"
1140 end
1141 define CONFIG_SANDPOINT_TALUS
1142         default 0
1143         export never
1144         comment "Configure Sandpoint with Talus PMC"
1145 end
1146 define CONFIG_SANDPOINT_UNITY
1147         default 0
1148         export never
1149         comment "Configure Sandpoint with Unity PMC"
1150 end
1151 define CONFIG_SANDPOINT_VALIS
1152         default 0
1153         export never
1154         comment "Configure Sandpoint with Valis PMC"
1155 end
1156 define CONFIG_SANDPOINT_GYRUS
1157         default 0
1158         export never
1159         comment "Configure Sandpoint with Gyrus PMC"
1160 end
1161
1162 ###############################################
1163 # Options for totalimpact/briq
1164 ###############################################
1165 define CONFIG_BRIQ_750FX
1166         default 0
1167         export never
1168         comment "Configure briQ with PowerPC 750FX"
1169 end
1170 define CONFIG_BRIQ_7400
1171         default 0
1172         export never
1173         comment "Configure briQ with PowerPC G4"
1174 end