--Data outputs
-- reg1_rd_data : out gp_register_t;
-- reg2_rd_data : out gp_register_t;
- branch_prediction_res : out instruction_word_t;
+ branch_prediction_res : out instruction_addr_t;
branch_prediction_bit : out std_logic;
to_next_stage : out dec_op
RESET_VALUE : std_logic;
-- active logic value
LOGIC_ACT : std_logic;
- FPGATYPE : string
+ FPGATYPE : string;
+ CLK_BAUD : integer
);
port(
--System inputs
im_addr : out gp_register_t;
im_data : out gp_register_t;
- sseg0 : out std_logic_vector(0 to 6);
- sseg1 : out std_logic_vector(0 to 6);
- sseg2 : out std_logic_vector(0 to 6);
- sseg3 : out std_logic_vector(0 to 6);
+ --sseg0 : out std_logic_vector(0 to 6);
+ --sseg1 : out std_logic_vector(0 to 6);
+ --sseg2 : out std_logic_vector(0 to 6);
+ --sseg3 : out std_logic_vector(0 to 6);
int_req : out interrupt_t