2 Thu Dec 16 16:54:58 2010
3 Quartus II Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Web Edition
12 4. Parallel Compilation
13 5. Incremental Compilation Preservation Summary
14 6. Incremental Compilation Partition Settings
15 7. Incremental Compilation Placement Preservation
17 9. Fitter Resource Usage Summary
18 10. Fitter Partition Statistics
23 15. Output Pin Default Load For Reported TCO
24 16. Fitter Resource Utilization by Entity
25 17. Delay Chain Summary
26 18. Pad To Core Delay Chain Fanout
28 20. Global & Other Fast Signals
29 21. Non-Global High Fan-Out Signals
30 22. Fitter RAM Summary
31 23. Interconnect Usage Summary
32 24. LAB Logic Elements
34 26. LAB Signals Sourced
35 27. LAB Signals Sourced Out
36 28. LAB Distinct Inputs
37 29. Fitter Device Options
38 30. Estimated Delay Added for Hold Timing Summary
39 31. Estimated Delay Added for Hold Timing Details
47 Copyright (C) 1991-2010 Altera Corporation
48 Your use of Altera Corporation's design tools, logic functions
49 and other software and tools, and its AMPP partner logic
50 functions, and any output files from any of the foregoing
51 (including device programming or simulation files), and any
52 associated documentation or information are expressly subject
53 to the terms and conditions of the Altera Program License
54 Subscription Agreement, Altera MegaCore Function License
55 Agreement, or other applicable license agreement, including,
56 without limitation, that your use is for the sole purpose of
57 programming logic devices manufactured by Altera and sold by
58 Altera or its authorized distributors. Please refer to the
59 applicable agreement for further details.
63 +-----------------------------------------------------------------------+
65 +-----------------------+-----------------------------------------------+
66 ; Fitter Status ; Successful - Thu Dec 16 16:54:57 2010 ;
67 ; Quartus II Version ; 10.0 Build 262 08/18/2010 SP 1 SJ Web Edition ;
68 ; Revision Name ; dt ;
69 ; Top-level Entity Name ; core_top ;
71 ; Device ; EP1C12Q240C8 ;
72 ; Timing Models ; Final ;
73 ; Total logic elements ; 398 / 12,060 ( 3 % ) ;
74 ; Total pins ; 2 / 173 ( 1 % ) ;
75 ; Total virtual pins ; 0 ;
76 ; Total memory bits ; 512 / 239,616 ( < 1 % ) ;
77 ; Total PLLs ; 0 / 2 ( 0 % ) ;
78 +-----------------------+-----------------------------------------------+
81 +----------------------------------------------------------------------------------------------------------------------------------------------+
83 +----------------------------------------------------------------------------+--------------------------------+--------------------------------+
84 ; Option ; Setting ; Default Value ;
85 +----------------------------------------------------------------------------+--------------------------------+--------------------------------+
86 ; Device ; EP1C12Q240C8 ; ;
87 ; Fit Attempts to Skip ; 0 ; 0.0 ;
88 ; Device I/O Standard ; 3.3-V LVCMOS ; ;
89 ; Use smart compilation ; Off ; Off ;
90 ; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On ; On ;
91 ; Enable compact report table ; Off ; Off ;
92 ; Use TimeQuest Timing Analyzer ; Off ; Off ;
93 ; Router Timing Optimization Level ; Normal ; Normal ;
94 ; Placement Effort Multiplier ; 1.0 ; 1.0 ;
95 ; Router Effort Multiplier ; 1.0 ; 1.0 ;
96 ; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
97 ; Optimize Multi-Corner Timing ; Off ; Off ;
98 ; Optimize Timing ; Normal compilation ; Normal compilation ;
99 ; Optimize Timing for ECOs ; Off ; Off ;
100 ; Regenerate full fit report during ECO compiles ; Off ; Off ;
101 ; Optimize IOC Register Placement for Timing ; Normal ; Normal ;
102 ; Limit to One Fitting Attempt ; Off ; Off ;
103 ; Final Placement Optimizations ; Automatically ; Automatically ;
104 ; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
105 ; Fitter Initial Placement Seed ; 1 ; 1 ;
106 ; Slow Slew Rate ; Off ; Off ;
107 ; PCI I/O ; Off ; Off ;
108 ; Weak Pull-Up Resistor ; Off ; Off ;
109 ; Enable Bus-Hold Circuitry ; Off ; Off ;
110 ; Auto Global Memory Control Signals ; Off ; Off ;
111 ; Auto Packed Registers ; Auto ; Auto ;
112 ; Auto Delay Chains ; On ; On ;
113 ; Auto Merge PLLs ; On ; On ;
114 ; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;
115 ; Perform Register Duplication for Performance ; Off ; Off ;
116 ; Perform Register Retiming for Performance ; Off ; Off ;
117 ; Perform Asynchronous Signal Pipelining ; Off ; Off ;
118 ; Fitter Effort ; Auto Fit ; Auto Fit ;
119 ; Physical Synthesis Effort Level ; Normal ; Normal ;
120 ; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
121 ; Auto Register Duplication ; Auto ; Auto ;
122 ; Auto Global Clock ; On ; On ;
123 ; Auto Global Register Control Signals ; On ; On ;
124 ; Stop After Congestion Map Generation ; Off ; Off ;
125 ; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
126 +----------------------------------------------------------------------------+--------------------------------+--------------------------------+
129 Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
130 +-------------------------------------+
131 ; Parallel Compilation ;
132 +----------------------------+--------+
133 ; Processors ; Number ;
134 +----------------------------+--------+
135 ; Number detected on machine ; 2 ;
136 ; Maximum allowed ; 1 ;
137 +----------------------------+--------+
140 +----------------------------------------------+
141 ; Incremental Compilation Preservation Summary ;
142 +---------------------+------------------------+
144 +---------------------+------------------------+
145 ; Placement (by node) ; ;
146 ; -- Requested ; 0 / 466 ( 0.00 % ) ;
147 ; -- Achieved ; 0 / 466 ( 0.00 % ) ;
149 ; Routing (by net) ; ;
150 ; -- Requested ; 0 / 0 ( 0.00 % ) ;
151 ; -- Achieved ; 0 / 0 ( 0.00 % ) ;
152 +---------------------+------------------------+
155 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
156 ; Incremental Compilation Partition Settings ;
157 +--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
158 ; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
159 +--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
160 ; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ;
161 ; hard_block:auto_generated_inst ; Auto-generated ; Source File ; N/A ; Source File ; N/A ; hard_block:auto_generated_inst ;
162 +--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
165 +------------------------------------------------------------------------------------------------------------+
166 ; Incremental Compilation Placement Preservation ;
167 +--------------------------------+---------+-------------------+-------------------------+-------------------+
168 ; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
169 +--------------------------------+---------+-------------------+-------------------------+-------------------+
170 ; Top ; 464 ; 0 ; N/A ; Source File ;
171 ; hard_block:auto_generated_inst ; 2 ; 0 ; N/A ; Source File ;
172 +--------------------------------+---------+-------------------+-------------------------+-------------------+
178 The pin-out file can be found in /homes/burban/calu/dt/dt.pin.
181 +-------------------------------------------------------------------------------------------+
182 ; Fitter Resource Usage Summary ;
183 +---------------------------------------------+---------------------------------------------+
185 +---------------------------------------------+---------------------------------------------+
186 ; Total logic elements ; 398 / 12,060 ( 3 % ) ;
187 ; -- Combinational with no register ; 257 ;
188 ; -- Register only ; 12 ;
189 ; -- Combinational with a register ; 129 ;
191 ; Logic element usage by number of LUT inputs ; ;
192 ; -- 4 input functions ; 105 ;
193 ; -- 3 input functions ; 195 ;
194 ; -- 2 input functions ; 80 ;
195 ; -- 1 input functions ; 4 ;
196 ; -- 0 input functions ; 2 ;
198 ; Logic elements by mode ; ;
199 ; -- normal mode ; 298 ;
200 ; -- arithmetic mode ; 100 ;
201 ; -- qfbk mode ; 35 ;
202 ; -- register cascade mode ; 0 ;
203 ; -- synchronous clear/load mode ; 44 ;
204 ; -- asynchronous clear/load mode ; 0 ;
206 ; Total registers ; 141 / 12,567 ( 1 % ) ;
207 ; Total LABs ; 48 / 1,206 ( 4 % ) ;
208 ; Logic elements in carry chains ; 104 ;
209 ; User inserted logic elements ; 0 ;
211 ; I/O pins ; 2 / 173 ( 1 % ) ;
212 ; -- Clock pins ; 1 / 2 ( 50 % ) ;
213 ; Global signals ; 1 ;
214 ; M4Ks ; 2 / 52 ( 4 % ) ;
215 ; Total memory bits ; 512 / 239,616 ( < 1 % ) ;
216 ; Total RAM block bits ; 9,216 / 239,616 ( 4 % ) ;
217 ; PLLs ; 0 / 2 ( 0 % ) ;
218 ; Global clocks ; 1 / 8 ( 13 % ) ;
219 ; JTAGs ; 0 / 1 ( 0 % ) ;
220 ; ASMI Blocks ; 0 / 1 ( 0 % ) ;
221 ; CRC blocks ; 0 / 1 ( 0 % ) ;
222 ; Average interconnect usage (total/H/V) ; 1% / 1% / 1% ;
223 ; Peak interconnect usage (total/H/V) ; 4% / 5% / 4% ;
224 ; Maximum fan-out node ; sys_clk ;
225 ; Maximum fan-out ; 143 ;
226 ; Highest non-global fan-out signal ; decode_stage:decode_st|rtw_rec.immediate[3] ;
227 ; Highest non-global fan-out ; 66 ;
228 ; Total fan-out ; 1487 ;
229 ; Average fan-out ; 3.68 ;
230 +---------------------------------------------+---------------------------------------------+
233 +---------------------------------------------------------------------------------------------------+
234 ; Fitter Partition Statistics ;
235 +---------------------------------------------+--------------------+--------------------------------+
236 ; Statistic ; Top ; hard_block:auto_generated_inst ;
237 +---------------------------------------------+--------------------+--------------------------------+
238 ; Difficulty Clustering Region ; Low ; Low ;
240 ; Total logic elements ; 398 ; 0 ;
241 ; -- Combinational with no register ; 257 ; 0 ;
242 ; -- Register only ; 12 ; 0 ;
243 ; -- Combinational with a register ; 129 ; 0 ;
245 ; Logic element usage by number of LUT inputs ; ; ;
246 ; -- 4 input functions ; 0 ; 0 ;
247 ; -- 3 input functions ; 0 ; 0 ;
248 ; -- 2 input functions ; 0 ; 0 ;
249 ; -- 1 input functions ; 0 ; 0 ;
250 ; -- 0 input functions ; 0 ; 0 ;
252 ; Logic elements by mode ; ; ;
253 ; -- normal mode ; 0 ; 0 ;
254 ; -- arithmetic mode ; 0 ; 0 ;
255 ; -- qfbk mode ; 0 ; 0 ;
256 ; -- register cascade mode ; 0 ; 0 ;
257 ; -- synchronous clear/load mode ; 0 ; 0 ;
258 ; -- asynchronous clear/load mode ; 0 ; 0 ;
260 ; Total registers ; 141 / 6030 ( 2 % ) ; 0 / 6030 ( 0 % ) ;
261 ; Virtual pins ; 0 ; 0 ;
263 ; DSP block 9-bit elements ; 0 ; 0 ;
264 ; Total memory bits ; 512 ; 0 ;
265 ; Total RAM block bits ; 9216 ; 0 ;
266 ; M4K ; 2 / 52 ( 3 % ) ; 0 / 52 ( 0 % ) ;
269 ; -- Input Connections ; 0 ; 0 ;
270 ; -- Registered Input Connections ; 0 ; 0 ;
271 ; -- Output Connections ; 0 ; 0 ;
272 ; -- Registered Output Connections ; 0 ; 0 ;
274 ; Internal Connections ; ; ;
275 ; -- Total Connections ; 1572 ; 0 ;
276 ; -- Registered Connections ; 590 ; 0 ;
278 ; External Connections ; ; ;
280 ; -- hard_block:auto_generated_inst ; 0 ; 0 ;
282 ; Partition Interface ; ; ;
283 ; -- Input Ports ; 1 ; 0 ;
284 ; -- Output Ports ; 1 ; 0 ;
285 ; -- Bidir Ports ; 0 ; 0 ;
287 ; Registered Ports ; ; ;
288 ; -- Registered Input Ports ; 0 ; 0 ;
289 ; -- Registered Output Ports ; 0 ; 0 ;
291 ; Port Connectivity ; ; ;
292 ; -- Input Ports driven by GND ; 0 ; 0 ;
293 ; -- Output Ports driven by GND ; 0 ; 0 ;
294 ; -- Input Ports driven by VCC ; 0 ; 0 ;
295 ; -- Output Ports driven by VCC ; 0 ; 0 ;
296 ; -- Input Ports with no Source ; 0 ; 0 ;
297 ; -- Output Ports with no Source ; 0 ; 0 ;
298 ; -- Input Ports with no Fanout ; 0 ; 0 ;
299 ; -- Output Ports with no Fanout ; 0 ; 0 ;
300 +---------------------------------------------+--------------------+--------------------------------+
303 +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
305 +---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
306 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
307 +---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
308 ; sys_clk ; 152 ; 3 ; 53 ; 15 ; 2 ; 143 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVCMOS ; Off ; User ;
309 +---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
312 +--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
314 +--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
315 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
316 +--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
317 ; bus_tx ; 166 ; 3 ; 53 ; 22 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVCMOS ; 12mA ; Off ; User ; 10 pF ; - ; - ;
318 +--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
321 +----------------------------------------------------------+
323 +----------+----------------+---------------+--------------+
324 ; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
325 +----------+----------------+---------------+--------------+
326 ; 1 ; 2 / 44 ( 5 % ) ; 3.3V ; -- ;
327 ; 2 ; 0 / 42 ( 0 % ) ; 3.3V ; -- ;
328 ; 3 ; 2 / 45 ( 4 % ) ; 3.3V ; -- ;
329 ; 4 ; 0 / 42 ( 0 % ) ; 3.3V ; -- ;
330 +----------+----------------+---------------+--------------+
333 +------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
335 +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
336 ; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
337 +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
338 ; 1 ; 0 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
339 ; 2 ; 1 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
340 ; 3 ; 2 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
341 ; 4 ; 3 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
342 ; 5 ; 4 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
343 ; 6 ; 5 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
344 ; 7 ; 6 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
345 ; 8 ; 7 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
346 ; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
347 ; 10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
348 ; 11 ; 8 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
349 ; 12 ; 9 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
350 ; 13 ; 10 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
351 ; 14 ; 11 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
352 ; 15 ; 12 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
353 ; 16 ; 13 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
354 ; 17 ; 14 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
355 ; 18 ; 15 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
356 ; 19 ; 16 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
357 ; 20 ; 17 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
358 ; 21 ; 18 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
359 ; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
360 ; 23 ; 28 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
361 ; 24 ; 29 ; 1 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVCMOS ; ; Row I/O ; N ; no ; On ;
362 ; 25 ; 30 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
363 ; 26 ; 31 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;
364 ; 27 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
365 ; 28 ; 32 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
366 ; 29 ; 33 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
367 ; 30 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
368 ; 31 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
369 ; 32 ; 34 ; 1 ; ^nCEO ; ; ; ; -- ; ; -- ; -- ;
370 ; 33 ; 35 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;
371 ; 34 ; 36 ; 1 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;
372 ; 35 ; 37 ; 1 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;
373 ; 36 ; 38 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ; -- ; -- ;
374 ; 37 ; 39 ; 1 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVCMOS ; ; Row I/O ; N ; no ; On ;
375 ; 38 ; 40 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
376 ; 39 ; 41 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
377 ; 40 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
378 ; 41 ; 52 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
379 ; 42 ; 53 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
380 ; 43 ; 54 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
381 ; 44 ; 55 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
382 ; 45 ; 56 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
383 ; 46 ; 57 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
384 ; 47 ; 58 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
385 ; 48 ; 59 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
386 ; 49 ; 60 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
387 ; 50 ; 61 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
388 ; 51 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
389 ; 52 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
390 ; 53 ; 62 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
391 ; 54 ; 63 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
392 ; 55 ; 64 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
393 ; 56 ; 65 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
394 ; 57 ; 66 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
395 ; 58 ; 67 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
396 ; 59 ; 68 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
397 ; 60 ; 69 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
398 ; 61 ; 70 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
399 ; 62 ; 71 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
400 ; 63 ; 72 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
401 ; 64 ; 73 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
402 ; 65 ; 74 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
403 ; 66 ; 75 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
404 ; 67 ; 76 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
405 ; 68 ; 77 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
406 ; 69 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
407 ; 70 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
408 ; 71 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
409 ; 72 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
410 ; 73 ; 78 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
411 ; 74 ; 79 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
412 ; 75 ; 80 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
413 ; 76 ; 81 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
414 ; 77 ; 82 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
415 ; 78 ; 83 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
416 ; 79 ; 84 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
417 ; 80 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
418 ; 81 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
419 ; 82 ; 86 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
420 ; 83 ; 87 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
421 ; 84 ; 88 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
422 ; 85 ; 89 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
423 ; 86 ; 90 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
424 ; 87 ; 91 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
425 ; 88 ; 92 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
426 ; 89 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
427 ; 90 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
428 ; 91 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
429 ; 92 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
430 ; 93 ; 100 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
431 ; 94 ; 103 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
432 ; 95 ; 104 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
433 ; 96 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
434 ; 97 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
435 ; 98 ; 106 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
436 ; 99 ; 107 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
437 ; 100 ; 108 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
438 ; 101 ; 109 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
439 ; 102 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
440 ; 103 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
441 ; 104 ; 118 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
442 ; 105 ; 119 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
443 ; 106 ; 120 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
444 ; 107 ; 121 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
445 ; 108 ; 122 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
446 ; 109 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
447 ; 110 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
448 ; 111 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
449 ; 112 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
450 ; 113 ; 123 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
451 ; 114 ; 124 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
452 ; 115 ; 125 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
453 ; 116 ; 126 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
454 ; 117 ; 127 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
455 ; 118 ; 128 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
456 ; 119 ; 129 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
457 ; 120 ; 130 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
458 ; 121 ; 131 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
459 ; 122 ; 132 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
460 ; 123 ; 133 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
461 ; 124 ; 134 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
462 ; 125 ; 135 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
463 ; 126 ; 136 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
464 ; 127 ; 137 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
465 ; 128 ; 138 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
466 ; 129 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
467 ; 130 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
468 ; 131 ; 139 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
469 ; 132 ; 140 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
470 ; 133 ; 141 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
471 ; 134 ; 142 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
472 ; 135 ; 143 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
473 ; 136 ; 144 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
474 ; 137 ; 145 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
475 ; 138 ; 146 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
476 ; 139 ; 147 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
477 ; 140 ; 148 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
478 ; 141 ; 149 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
479 ; 142 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
480 ; 143 ; 160 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
481 ; 144 ; 161 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
482 ; 145 ; 162 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ;
483 ; 146 ; 163 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ;
484 ; 147 ; 164 ; 3 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
485 ; 148 ; 165 ; 3 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
486 ; 149 ; 166 ; 3 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
487 ; 150 ; ; ; GNDG_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;
488 ; 151 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;
489 ; 152 ; 167 ; 3 ; sys_clk ; input ; 3.3-V LVCMOS ; ; Row I/O ; Y ; no ; Off ;
490 ; 153 ; 168 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
491 ; 154 ; ; ; VCCA_PLL2 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
492 ; 155 ; 169 ; 3 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
493 ; 156 ; 170 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
494 ; 157 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
495 ; 158 ; 180 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
496 ; 159 ; 181 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
497 ; 160 ; 182 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
498 ; 161 ; 183 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
499 ; 162 ; 184 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
500 ; 163 ; 185 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
501 ; 164 ; 186 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
502 ; 165 ; 187 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
503 ; 166 ; 188 ; 3 ; bus_tx ; output ; 3.3-V LVCMOS ; ; Row I/O ; Y ; no ; Off ;
504 ; 167 ; 189 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
505 ; 168 ; 190 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
506 ; 169 ; 191 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
507 ; 170 ; 192 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
508 ; 171 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
509 ; 172 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
510 ; 173 ; 193 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
511 ; 174 ; 194 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
512 ; 175 ; 195 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
513 ; 176 ; 196 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
514 ; 177 ; 197 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
515 ; 178 ; 198 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
516 ; 179 ; 199 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
517 ; 180 ; 200 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
518 ; 181 ; 201 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
519 ; 182 ; 202 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
520 ; 183 ; 203 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
521 ; 184 ; 204 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
522 ; 185 ; 205 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
523 ; 186 ; 206 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
524 ; 187 ; 207 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
525 ; 188 ; 208 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
526 ; 189 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
527 ; 190 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
528 ; 191 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
529 ; 192 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
530 ; 193 ; 209 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
531 ; 194 ; 210 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
532 ; 195 ; 211 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
533 ; 196 ; 212 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
534 ; 197 ; 213 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
535 ; 198 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
536 ; 199 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
537 ; 200 ; 222 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
538 ; 201 ; 223 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
539 ; 202 ; 224 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
540 ; 203 ; 225 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
541 ; 204 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
542 ; 205 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
543 ; 206 ; 227 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
544 ; 207 ; 228 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
545 ; 208 ; 231 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
546 ; 209 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
547 ; 210 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
548 ; 211 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
549 ; 212 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
550 ; 213 ; 239 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
551 ; 214 ; 240 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
552 ; 215 ; 241 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
553 ; 216 ; 242 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
554 ; 217 ; 243 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
555 ; 218 ; 244 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
556 ; 219 ; 245 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
557 ; 220 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
558 ; 221 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
559 ; 222 ; 247 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
560 ; 223 ; 248 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
561 ; 224 ; 249 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
562 ; 225 ; 250 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
563 ; 226 ; 251 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
564 ; 227 ; 252 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
565 ; 228 ; 253 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
566 ; 229 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
567 ; 230 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
568 ; 231 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
569 ; 232 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
570 ; 233 ; 254 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
571 ; 234 ; 255 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
572 ; 235 ; 256 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
573 ; 236 ; 257 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
574 ; 237 ; 258 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
575 ; 238 ; 259 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
576 ; 239 ; 260 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
577 ; 240 ; 261 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
578 +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
579 Note: Pin directions (input, output or bidir) are based on device operating in user mode.
582 +------------------------------------------------------------------+
583 ; Output Pin Default Load For Reported TCO ;
584 +---------------------+-------+------------------------------------+
585 ; I/O Standard ; Load ; Termination Resistance ;
586 +---------------------+-------+------------------------------------+
587 ; 3.3-V LVTTL ; 10 pF ; Not Available ;
588 ; 3.3-V LVCMOS ; 10 pF ; Not Available ;
589 ; 2.5 V ; 10 pF ; Not Available ;
590 ; 1.8 V ; 10 pF ; Not Available ;
591 ; 1.5 V ; 10 pF ; Not Available ;
592 ; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
593 ; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
594 ; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
595 ; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
596 ; Differential SSTL-2 ; 10 pF ; (See SSTL-2) ;
597 ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
598 ; LVDS ; 4 pF ; 100 Ohm (Differential) ;
599 ; RSDS ; 10 pF ; 100 Ohm (Differential) ;
600 +---------------------+-------+------------------------------------+
601 Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
604 +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
605 ; Fitter Resource Utilization by Entity ;
606 +----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------+--------------+
607 ; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
608 +----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------+--------------+
609 ; |core_top ; 398 (1) ; 141 ; 512 ; 2 ; 2 ; 0 ; 257 (1) ; 12 (0) ; 129 (0) ; 104 (0) ; 35 (0) ; |core_top ; ;
610 ; |decode_stage:decode_st| ; 43 (42) ; 42 ; 512 ; 2 ; 0 ; 0 ; 1 (0) ; 1 (1) ; 41 (41) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st ; ;
611 ; |decoder:decoder_inst| ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|decoder:decoder_inst ; ;
612 ; |r2_w_ram:register_ram| ; 0 (0) ; 0 ; 512 ; 2 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram ; ;
613 ; |altsyncram:ram_rtl_0| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0 ; ;
614 ; |altsyncram_emk1:auto_generated| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated ; ;
615 ; |altsyncram:ram_rtl_1| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_1 ; ;
616 ; |altsyncram_emk1:auto_generated| ; 0 (0) ; 0 ; 256 ; 1 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |core_top|decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_1|altsyncram_emk1:auto_generated ; ;
617 ; |execute_stage:exec_st| ; 191 (129) ; 34 ; 0 ; 0 ; 0 ; 0 ; 157 (95) ; 0 (0) ; 34 (34) ; 61 (0) ; 35 (35) ; |core_top|execute_stage:exec_st ; ;
618 ; |alu:alu_inst| ; 62 (30) ; 0 ; 0 ; 0 ; 0 ; 0 ; 62 (30) ; 0 (0) ; 0 (0) ; 61 (29) ; 0 (0) ; |core_top|execute_stage:exec_st|alu:alu_inst ; ;
619 ; |exec_op:add_inst| ; 32 (32) ; 0 ; 0 ; 0 ; 0 ; 0 ; 32 (32) ; 0 (0) ; 0 (0) ; 32 (32) ; 0 (0) ; |core_top|execute_stage:exec_st|alu:alu_inst|exec_op:add_inst ; ;
620 ; |fetch_stage:fetch_st| ; 28 (22) ; 14 ; 0 ; 0 ; 0 ; 0 ; 14 (11) ; 11 (11) ; 3 (0) ; 11 (11) ; 0 (0) ; |core_top|fetch_stage:fetch_st ; ;
621 ; |r_w_ram:instruction_ram| ; 6 (6) ; 3 ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 3 (3) ; 0 (0) ; 0 (0) ; |core_top|fetch_stage:fetch_st|r_w_ram:instruction_ram ; ;
622 ; |writeback_stage:writeback_st| ; 135 (28) ; 51 ; 0 ; 0 ; 0 ; 0 ; 84 (26) ; 0 (0) ; 51 (2) ; 32 (0) ; 0 (0) ; |core_top|writeback_stage:writeback_st ; ;
623 ; |extension_uart:uart| ; 107 (13) ; 49 ; 0 ; 0 ; 0 ; 0 ; 58 (3) ; 0 (0) ; 49 (10) ; 32 (0) ; 0 (0) ; |core_top|writeback_stage:writeback_st|extension_uart:uart ; ;
624 ; |rs232_tx:rs232_tx_inst| ; 94 (94) ; 39 ; 0 ; 0 ; 0 ; 0 ; 55 (55) ; 0 (0) ; 39 (39) ; 32 (32) ; 0 (0) ; |core_top|writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst ; ;
625 +----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------+--------------+
626 Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
629 +----------------------------------------------------------------------------------+
630 ; Delay Chain Summary ;
631 +---------+----------+---------------+---------------+-----------------------+-----+
632 ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
633 +---------+----------+---------------+---------------+-----------------------+-----+
634 ; bus_tx ; Output ; -- ; -- ; -- ; -- ;
635 ; sys_clk ; Input ; OFF ; OFF ; -- ; -- ;
636 +---------+----------+---------------+---------------+-----------------------+-----+
639 +---------------------------------------------------+
640 ; Pad To Core Delay Chain Fanout ;
641 +---------------------+-------------------+---------+
642 ; Source Pin / Fanout ; Pad To Core Index ; Setting ;
643 +---------------------+-------------------+---------+
645 +---------------------+-------------------+---------+
648 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
650 +--------------------------------------------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
651 ; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
652 +--------------------------------------------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
653 ; decode_stage:decode_st|dec_op_inst.op_group.LDST_OP ; LC_X30_Y13_N4 ; 56 ; Sync. load ; no ; -- ; -- ;
654 ; execute_stage:exec_st|reg.wr_en ; LC_X31_Y16_N0 ; 7 ; Write enable ; no ; -- ; -- ;
655 ; sys_clk ; PIN_152 ; 143 ; Clock ; yes ; Global Clock ; GCLK7 ;
656 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|bus_tx_int~0 ; LC_X39_Y14_N4 ; 5 ; Clock enable ; no ; -- ; -- ;
657 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|state ; LC_X39_Y14_N3 ; 35 ; Sync. clear ; no ; -- ; -- ;
658 ; writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7]~1 ; LC_X28_Y11_N8 ; 8 ; Clock enable ; no ; -- ; -- ;
659 +--------------------------------------------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
662 +------------------------------------------------------------------------+
663 ; Global & Other Fast Signals ;
664 +---------+----------+---------+----------------------+------------------+
665 ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
666 +---------+----------+---------+----------------------+------------------+
667 ; sys_clk ; PIN_152 ; 143 ; Global Clock ; GCLK7 ;
668 +---------+----------+---------+----------------------+------------------+
671 +---------------------------------------------------------------------------------------------+
672 ; Non-Global High Fan-Out Signals ;
673 +-----------------------------------------------------------------------------------+---------+
675 +-----------------------------------------------------------------------------------+---------+
676 ; decode_stage:decode_st|rtw_rec.immediate[3] ; 66 ;
677 ; decode_stage:decode_st|dec_op_inst.op_group.LDST_OP ; 56 ;
678 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|state ; 35 ;
679 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|Equal0~10 ; 34 ;
680 ; execute_stage:exec_st|left_operand[28]~1 ; 32 ;
681 ; decode_stage:decode_st|rtw_rec.rtw_reg1 ; 32 ;
682 ; execute_stage:exec_st|right_operand[6]~1 ; 30 ;
683 ; decode_stage:decode_st|rtw_rec.rtw_reg2 ; 29 ;
684 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[1] ; 12 ;
685 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[0] ; 10 ;
686 ; writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7]~1 ; 8 ;
687 ; execute_stage:exec_st|reg.res_addr[2] ; 8 ;
688 ; fetch_stage:fetch_st|r_w_ram:instruction_ram|data_out[21] ; 7 ;
689 ; execute_stage:exec_st|right_operand[6]~5 ; 7 ;
690 ; execute_stage:exec_st|reg.wr_en ; 7 ;
691 ; writeback_stage:writeback_st|wb_reg.address[0] ; 7 ;
692 ; writeback_stage:writeback_st|wb_reg.address[1] ; 7 ;
693 ; fetch_stage:fetch_st|r_w_ram:instruction_ram|data_out[27] ; 6 ;
694 ; execute_stage:exec_st|right_operand[6]~6 ; 6 ;
695 ; execute_stage:exec_st|reg.result[3] ; 6 ;
696 ; execute_stage:exec_st|reg.result[1] ; 6 ;
697 ; writeback_stage:writeback_st|Equal0~24 ; 6 ;
698 ; writeback_stage:writeback_st|extension_uart:uart|rs232_tx:rs232_tx_inst|cnt[2] ; 6 ;
700 ; execute_stage:exec_st|reg.result[27] ; 5 ;
701 ; execute_stage:exec_st|reg.result[26] ; 5 ;
702 ; execute_stage:exec_st|reg.result[25] ; 5 ;
703 ; execute_stage:exec_st|reg.result[24] ; 5 ;
704 ; execute_stage:exec_st|reg.result[23] ; 5 ;
705 ; execute_stage:exec_st|reg.result[22] ; 5 ;
706 ; execute_stage:exec_st|reg.result[21] ; 5 ;
707 ; execute_stage:exec_st|reg.result[20] ; 5 ;
708 ; execute_stage:exec_st|reg.result[19] ; 5 ;
709 ; execute_stage:exec_st|reg.result[18] ; 5 ;
710 ; execute_stage:exec_st|reg.result[17] ; 5 ;
711 ; execute_stage:exec_st|reg.result[16] ; 5 ;
712 ; execute_stage:exec_st|reg.result[15] ; 5 ;
713 ; execute_stage:exec_st|reg.result[14] ; 5 ;
714 ; execute_stage:exec_st|reg.result[13] ; 5 ;
715 ; execute_stage:exec_st|reg.result[11] ; 5 ;
716 ; execute_stage:exec_st|reg.result[10] ; 5 ;
717 ; execute_stage:exec_st|reg.result[9] ; 5 ;
718 ; execute_stage:exec_st|reg.result[8] ; 5 ;
719 ; execute_stage:exec_st|reg.result[12] ; 5 ;
720 ; execute_stage:exec_st|reg.result[31] ; 5 ;
721 ; execute_stage:exec_st|reg.result[30] ; 5 ;
722 ; execute_stage:exec_st|reg.result[29] ; 5 ;
723 ; execute_stage:exec_st|reg.result[28] ; 5 ;
724 ; execute_stage:exec_st|reg.result[4] ; 5 ;
725 ; execute_stage:exec_st|reg.result[7] ; 5 ;
726 +-----------------------------------------------------------------------------------+---------+
729 +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
730 ; Fitter RAM Summary ;
731 +-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------+
732 ; Name ; Type ; Mode ; Clock Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF ; Location ;
733 +-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------+
734 ; decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16 ; 32 ; 16 ; 32 ; yes ; no ; yes ; no ; 512 ; 8 ; 32 ; 8 ; 32 ; 256 ; 1 ; db/dt.ram0_r2_w_ram_8e30dd1c.hdl.mif ; M4K_X33_Y16 ;
735 ; decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_1|altsyncram_emk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16 ; 32 ; 16 ; 32 ; yes ; no ; yes ; no ; 512 ; 8 ; 32 ; 8 ; 32 ; 256 ; 1 ; db/dt.ram0_r2_w_ram_8e30dd1c.hdl.mif ; M4K_X33_Y15 ;
736 +-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------+
737 Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.
740 +----------------------------------------------------+
741 ; Interconnect Usage Summary ;
742 +----------------------------+-----------------------+
743 ; Interconnect Resource Type ; Usage ;
744 +----------------------------+-----------------------+
745 ; C4s ; 433 / 30,600 ( 1 % ) ;
746 ; Direct links ; 43 / 43,552 ( < 1 % ) ;
747 ; Global clocks ; 1 / 8 ( 13 % ) ;
748 ; LAB clocks ; 12 / 312 ( 4 % ) ;
749 ; LUT chains ; 46 / 10,854 ( < 1 % ) ;
750 ; Local interconnects ; 653 / 43,552 ( 1 % ) ;
751 ; M4K buffers ; 64 / 1,872 ( 3 % ) ;
752 ; R4s ; 439 / 28,560 ( 2 % ) ;
753 +----------------------------+-----------------------+
756 +---------------------------------------------------------------------------+
757 ; LAB Logic Elements ;
758 +--------------------------------------------+------------------------------+
759 ; Number of Logic Elements (Average = 8.29) ; Number of LABs (Total = 48) ;
760 +--------------------------------------------+------------------------------+
771 +--------------------------------------------+------------------------------+
774 +-------------------------------------------------------------------+
776 +------------------------------------+------------------------------+
777 ; LAB-wide Signals (Average = 0.92) ; Number of LABs (Total = 48) ;
778 +------------------------------------+------------------------------+
780 ; 1 Clock enable ; 2 ;
782 ; 2 Clock enables ; 1 ;
783 +------------------------------------+------------------------------+
786 +----------------------------------------------------------------------------+
787 ; LAB Signals Sourced ;
788 +---------------------------------------------+------------------------------+
789 ; Number of Signals Sourced (Average = 9.10) ; Number of LABs (Total = 48) ;
790 +---------------------------------------------+------------------------------+
807 +---------------------------------------------+------------------------------+
810 +--------------------------------------------------------------------------------+
811 ; LAB Signals Sourced Out ;
812 +-------------------------------------------------+------------------------------+
813 ; Number of Signals Sourced Out (Average = 6.02) ; Number of LABs (Total = 48) ;
814 +-------------------------------------------------+------------------------------+
829 +-------------------------------------------------+------------------------------+
832 +-----------------------------------------------------------------------------+
833 ; LAB Distinct Inputs ;
834 +----------------------------------------------+------------------------------+
835 ; Number of Distinct Inputs (Average = 12.08) ; Number of LABs (Total = 48) ;
836 +----------------------------------------------+------------------------------+
859 +----------------------------------------------+------------------------------+
862 +--------------------------------------------------------------------+
863 ; Fitter Device Options ;
864 +----------------------------------------------+---------------------+
866 +----------------------------------------------+---------------------+
867 ; Enable user-supplied start-up clock (CLKUSR) ; Off ;
868 ; Enable device-wide reset (DEV_CLRn) ; Off ;
869 ; Enable device-wide output enable (DEV_OE) ; Off ;
870 ; Enable INIT_DONE output ; Off ;
871 ; Configuration scheme ; Active Serial ;
872 ; Error detection CRC ; Off ;
873 ; ASDO,nCSO ; As input tri-stated ;
874 ; Reserve all unused pins ; As input tri-stated ;
875 ; Base pin-out file on sameframe device ; Off ;
876 +----------------------------------------------+---------------------+
879 +------------------------------------------------------------+
880 ; Estimated Delay Added for Hold Timing Summary ;
881 +-----------------+----------------------+-------------------+
882 ; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
883 +-----------------+----------------------+-------------------+
886 +------------------------------------------------------------+
887 ; Estimated Delay Added for Hold Timing Details ;
888 +-----------------+----------------------+-------------------+
889 ; Source Register ; Destination Register ; Delay Added in ns ;
890 +-----------------+----------------------+-------------------+
896 Info: *******************************************************************
897 Info: Running Quartus II Fitter
898 Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Web Edition
899 Info: Processing started: Thu Dec 16 16:54:47 2010
900 Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off dt -c dt
901 Info: Selected device EP1C12Q240C8 for design "dt"
902 Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
903 Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
904 Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
905 Info: Device EP1C6Q240C8 is compatible
906 Info: Fitter converted 2 user pins into dedicated programming pins
907 Info: Pin ~nCSO~ is reserved at location 24
908 Info: Pin ~ASDO~ is reserved at location 37
909 Info: Timing-driven compilation is using the Classic Timing Analyzer
910 Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
911 Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
912 Extra Info: Performing register packing on registers with non-logic cell location assignments
913 Extra Info: Completed register packing on registers with non-logic cell location assignments
914 Info: Completed User Assigned Global Signals Promotion Operation
915 Info: DQS I/O pins require 0 global routing resources
916 Info: Automatically promoted signal "sys_clk" to use Global clock in PIN 152
917 Info: Completed Auto Global Promotion Operation
918 Info: Starting register packing
919 Extra Info: Started Fast Input/Output/OE register processing
920 Extra Info: Finished Fast Input/Output/OE register processing
921 Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
922 Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
923 Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
924 Info: Finished register packing
925 Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
926 Info: Fitter preparation operations ending: elapsed time is 00:00:01
927 Info: Fitter placement preparation operations beginning
928 Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
929 Info: Fitter placement operations beginning
930 Info: Fitter placement was successful
931 Info: Fitter placement operations ending: elapsed time is 00:00:01
932 Info: Estimated most critical path is memory to register delay of 18.381 ns
933 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X33_Y16; Fanout = 1; MEM Node = 'decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated|ram_block1a3~portb_address_reg2'
934 Info: 2: + IC(0.000 ns) + CELL(4.317 ns) = 4.317 ns; Loc. = M4K_X33_Y16; Fanout = 1; MEM Node = 'decode_stage:decode_st|r2_w_ram:register_ram|altsyncram:ram_rtl_0|altsyncram_emk1:auto_generated|ram_block1a3'
935 Info: 3: + IC(1.233 ns) + CELL(0.442 ns) = 5.992 ns; Loc. = LAB_X32_Y14; Fanout = 1; COMB Node = 'execute_stage:exec_st|left_operand[3]~61'
936 Info: 4: + IC(0.757 ns) + CELL(0.590 ns) = 7.339 ns; Loc. = LAB_X31_Y15; Fanout = 6; COMB Node = 'execute_stage:exec_st|left_operand[3]~62'
937 Info: 5: + IC(1.395 ns) + CELL(0.575 ns) = 9.309 ns; Loc. = LAB_X28_Y14; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|Add2~142COUT1_190'
938 Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 9.389 ns; Loc. = LAB_X28_Y14; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|Add2~27COUT1_192'
939 Info: 7: + IC(0.000 ns) + CELL(0.608 ns) = 9.997 ns; Loc. = LAB_X28_Y14; Fanout = 2; COMB Node = 'execute_stage:exec_st|alu:alu_inst|exec_op:add_inst|Add2~30'
940 Info: 8: + IC(1.387 ns) + CELL(0.292 ns) = 11.676 ns; Loc. = LAB_X30_Y12; Fanout = 1; COMB Node = 'writeback_stage:writeback_st|Equal0~4'
941 Info: 9: + IC(0.900 ns) + CELL(0.442 ns) = 13.018 ns; Loc. = LAB_X30_Y13; Fanout = 1; COMB Node = 'writeback_stage:writeback_st|Equal0~7'
942 Info: 10: + IC(0.752 ns) + CELL(0.590 ns) = 14.360 ns; Loc. = LAB_X29_Y12; Fanout = 5; COMB Node = 'writeback_stage:writeback_st|Equal0~23'
943 Info: 11: + IC(0.900 ns) + CELL(0.442 ns) = 15.702 ns; Loc. = LAB_X28_Y11; Fanout = 8; COMB Node = 'writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7]~1'
944 Info: 12: + IC(1.812 ns) + CELL(0.867 ns) = 18.381 ns; Loc. = LAB_X36_Y14; Fanout = 1; REG Node = 'writeback_stage:writeback_st|extension_uart:uart|w3_uart_send[7]'
945 Info: Total cell delay = 9.245 ns ( 50.30 % )
946 Info: Total interconnect delay = 9.136 ns ( 49.70 % )
947 Info: Fitter routing operations beginning
948 Info: Router estimated average interconnect usage is 1% of the available device resources
949 Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
950 Info: Fitter routing operations ending: elapsed time is 00:00:01
951 Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
952 Info: Optimizations that may affect the design's routability were skipped
953 Info: Optimizations that may affect the design's timing were skipped
954 Info: Completed Fixed Delay Chain Operation
955 Info: Started post-fitting delay annotation
956 Info: Delay annotation completed successfully
957 Info: Completed Auto Delay Chain Operation
958 Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
959 Info: Quartus II Fitter was successful. 0 errors, 2 warnings
960 Info: Peak virtual memory: 266 megabytes
961 Info: Processing ended: Thu Dec 16 16:54:58 2010
962 Info: Elapsed time: 00:00:11
963 Info: Total CPU time (on all processors): 00:00:11
projects / calu.git / blob