cpu/src/extension_pkg.vhd

   1 library IEEE;
   2
   3 use IEEE.std_logic_1164.all;
   4 use IEEE.numeric_std.all;
   5
   6 use work.common_pkg.all;
   7 --use work.alu_pkg.all;
   8 --use work.gpm_pkg.all;
   9
  10 package extension_pkg is
  11
  12 constant EXTWORDL : integer := log2c(4);
  13 constant BYTEADDR : integer := log2c(4);
  14 constant PCOUNT   : integer := 3;
  15 constant EXTWORDS : integer := EXTWORDL + BYTEADDR;
  16
  17 subtype ext_addrid_t  is std_logic_vector(gp_register_t'high - EXTWORDS downto 0);
  18 subtype ext_addr_t    is std_logic_vector((gp_register_t'high-BYTEADDR) downto 0);
  19 subtype paddr_t is std_logic_vector(log2c(PCOUNT)-1 downto 0);
  20
  21         type extmod_rec is record
  22                 sel   : std_logic;
  23                 wr_en : std_logic;
  24                 byte_en : byte_en_t;
  25                 data : gp_register_t;
  26                 addr : ext_addr_t;
  27         end record;
  28
  29
  30 type status_rec is record
  31                 zero : std_logic;
  32                 oflo : std_logic;
  33                 sign : std_logic;
  34                 carry : std_logic;
  35 end record;
  36
  37 constant EXT_7SEG_ADDR:   ext_addrid_t := x"0000201";
  38 constant EXT_EXTMEM_ADDR: ext_addrid_t := x"FFFFFFB";
  39 constant EXT_TIMER_ADDR:  ext_addrid_t := x"FFFFFFC";
  40 constant EXT_AC97_ADDR:   ext_addrid_t := x"FFFFFFD";
  41 -- constant EXT_UART_ADDR:   ext_addrid_t := x"FFFFFFE";
  42 constant EXT_UART_ADDR:   ext_addrid_t := x"0000200";
  43 constant EXT_INT_ADDR:    ext_addrid_t := x"0000202";
  44 constant EXT_IMP_ADDR:    ext_addrid_t := x"0000203";
  45 constant EXT_GPMP_ADDR:    ext_addrid_t := x"FFFFFFF";
  46
  47 component extension_gpm is
  48         --some modules won't need all inputs/outputs
  49         generic (
  50                         -- active reset value
  51                         RESET_VALUE : std_logic
  52                         );
  53         port(
  54                 --System inputs
  55                         clk :   in std_logic;
  56                         reset : in std_logic;
  57                 -- general extension interface
  58                         ext_reg  : in extmod_rec;
  59                          data_out : out gp_register_t;
  60                 -- Input
  61                         psw_nxt : in status_rec;
  62                         paddr   : in paddr_t;
  63                         pinc    : in std_logic;
  64                         pwr_en  : in std_logic;
  65                 -- Ouput
  66                          psw     : out status_rec;
  67                          pval    : out gp_register_t;
  68                          pval_nxt : out gp_register_t
  69                 );
  70  end component extension_gpm;
  71
  72 component extension_interrupt is
  73         --some modules won't need all inputs/outputs
  74         generic (
  75                         -- active reset value
  76                         RESET_VALUE : std_logic
  77                         );
  78         port(
  79                 --System inputs
  80                         clk :   in std_logic;
  81                         reset : in std_logic;
  82                 -- general extension interface
  83                         ext_reg  : in extmod_rec;
  84                         data_out : out gp_register_t;
  85                 -- Input
  86                         uart_int : in std_logic;
  87                 -- Ouput
  88                         int_req : out interrupt_t
  89                 );
  90  end component extension_interrupt;
  91
  92
  93 end package extension_pkg;