cpu/src/execute_stage.vhd

   1 --   `Deep Thought', a softcore CPU implemented on a FPGA
   2 --
   3 --  Copyright (C) 2010 Markus Hofstaetter <markus.manrow@gmx.at>
   4 --  Copyright (C) 2010 Martin Perner <e0725782@student.tuwien.ac.at>
   5 --  Copyright (C) 2010 Stefan Rebernig <stefan.rebernig@gmail.com>
   6 --  Copyright (C) 2010 Manfred Schwarz <e0725898@student.tuwien.ac.at>
   7 --  Copyright (C) 2010 Bernhard Urban <lewurm@gmail.com>
   8 --
   9 --  This program is free software: you can redistribute it and/or modify
  10 --  it under the terms of the GNU General Public License as published by
  11 --  the Free Software Foundation, either version 3 of the License, or
  12 --  (at your option) any later version.
  13 --
  14 --  This program is distributed in the hope that it will be useful,
  15 --  but WITHOUT ANY WARRANTY; without even the implied warranty of
  16 --  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17 --  GNU General Public License for more details.
  18 --
  19 --  You should have received a copy of the GNU General Public License
  20 --  along with this program.  If not, see <http://www.gnu.org/licenses/>.
  21
  22 library IEEE;
  23 use IEEE.std_logic_1164.all;
  24 use IEEE.numeric_std.all;
  25
  26 use work.common_pkg.all;
  27 use work.alu_pkg.all;
  28 use work.extension_pkg.all;
  29 --use work.gpm_pkg.all;
  30
  31 entity execute_stage is
  32
  33         generic (
  34                         -- active reset value
  35                         RESET_VALUE : std_logic
  36                         -- active logic value
  37                         --LOGIC_ACT : std_logic;
  38
  39                         );
  40         port(
  41                 --System inputs
  42                         clk : in std_logic;
  43                         reset : in std_logic;
  44                         dec_instr : in dec_op;
  45                         regfile_val : in gp_register_t;
  46                         reg_we : in std_logic;
  47                         reg_addr : in gp_addr_t;
  48                         ext_reg  : in extmod_rec;
  49             --System output
  50             result : out gp_register_t;--reg
  51             result_addr : out gp_addr_t;--reg
  52             addr : out word_t; --memaddr
  53             data : out gp_register_t; --mem data --ureg
  54             alu_jump : out std_logic;--reg
  55             brpr  : out std_logic;  --reg
  56             wr_en : out std_logic;--regop --reg
  57             dmem  : out std_logic;--memop
  58             dmem_write_en : out std_logic;
  59             hword  : out std_logic;
  60             byte_s : out std_logic;
  61
  62                         ext_data_out : out gp_register_t
  63                 );
  64
  65 end execute_stage;