cpu/src/core_top.vhd

   1 library IEEE;
   2 use IEEE.std_logic_1164.all;
   3 use IEEE.numeric_std.all;
   4
   5 use work.common_pkg.all;
   6 use work.core_pkg.all;
   7 use work.extension_pkg.all;
   8
   9 entity core_top is
  10
  11         port(
  12                 --System input pins
  13                    sys_res : in std_logic;
  14                         sys_clk : in std_logic;
  15 --                      result : out gp_register_t;
  16 --                      reg_wr_data : out gp_register_t
  17                   -- uart
  18                         bus_tx : out std_logic;
  19
  20                         sseg0 : out std_logic_vector(0 to 6);
  21                         sseg1 : out std_logic_vector(0 to 6);
  22                         sseg2 : out std_logic_vector(0 to 6);
  23                         sseg3 : out std_logic_vector(0 to 6)
  24                 );
  25
  26 end core_top;
  27
  28 architecture behav of core_top is
  29
  30                 signal jump_result : instruction_addr_t;
  31                 signal jump_result_pin : instruction_addr_t;
  32                 signal prediction_result_pin : instruction_addr_t;
  33                 signal branch_prediction_bit_pin : std_logic;
  34                 signal alu_jump_bit_pin : std_logic;
  35                 signal instruction_pin : instruction_word_t;
  36                 signal prog_cnt_pin : instruction_addr_t;
  37
  38                 signal reg_w_addr_pin : std_logic_vector(REG_ADDR_WIDTH-1 downto 0);
  39                 signal reg_wr_data_pin : gp_register_t;
  40                 signal reg_we_pin : std_logic;
  41                 signal to_next_stage : dec_op;
  42
  43 --              signal reg1_rd_data_pin : gp_register_t;
  44 --              signal reg2_rd_data_pin : gp_register_t;
  45
  46                  signal result_pin : gp_register_t;--reg
  47                  signal result_addr_pin : gp_addr_t;--reg
  48                  signal addr_pin : word_t; --memaddr
  49                  signal data_pin : gp_register_t; --mem data --ureg
  50                  signal alu_jump_pin : std_logic;--reg
  51                  signal brpr_pin  : std_logic;  --reg
  52                  signal wr_en_pin : std_logic;--regop --reg
  53                  signal dmem_pin  : std_logic;--memop
  54                  signal dmem_wr_en_pin : std_logic;
  55                  signal hword_pin  : std_logic;
  56                  signal byte_s_pin : std_logic;
  57
  58                  signal gpm_in_pin : extmod_rec;
  59                  signal gpm_out_pin : gp_register_t;
  60                  signal nop_pin : std_logic;
  61
  62
  63 begin
  64
  65         fetch_st : fetch_stage
  66                 generic map (
  67
  68                         '0',
  69                         '1'
  70                 )
  71
  72                 port map (
  73                 --System inputs
  74                         clk => sys_clk, --: in std_logic;
  75                         reset => sys_res, --: in std_logic;
  76
  77                 --Data inputs
  78                         jump_result => jump_result_pin, --: in instruction_addr_t;
  79                         prediction_result => prediction_result_pin, --: in instruction_addr_t;
  80                         branch_prediction_bit => branch_prediction_bit_pin,  --: in std_logic;
  81                         alu_jump_bit => alu_jump_bit_pin, --: in std_logic;
  82
  83                 --Data outputs
  84                         instruction => instruction_pin, --: out instruction_word_t
  85                         prog_cnt => prog_cnt_pin
  86                 );
  87
  88         decode_st : decode_stage
  89                 generic map (
  90                         -- active reset value
  91                         '0',
  92                         -- active logic value
  93                         '1'
  94
  95                         )
  96                 port map (
  97                 --System inputs
  98                         clk => sys_clk, --: in std_logic;
  99                         reset => sys_res, -- : in std_logic;
 100
 101                 --Data inputs
 102                         instruction => instruction_pin, --: in instruction_word_t;
 103                         prog_cnt => prog_cnt_pin,
 104                         reg_w_addr => reg_w_addr_pin, --: in std_logic_vector(REG_ADDR_WIDTH-1 downto 0);
 105                         reg_wr_data => reg_wr_data_pin, --: in gp_register_t;
 106                         reg_we => reg_we_pin, --: in std_logic;
 107                         nop => nop_pin,
 108
 109                 --Data outputs
 110                         branch_prediction_res => prediction_result_pin, --: instruction_word_t;
 111                         branch_prediction_bit => branch_prediction_bit_pin, --: std_logic
 112                         to_next_stage => to_next_stage
 113                 );
 114
 115           exec_st : execute_stage
 116                 generic map('0')
 117                 port map(sys_clk, sys_res,to_next_stage, reg_wr_data_pin, reg_we_pin, reg_w_addr_pin, gpm_in_pin, result_pin, result_addr_pin,addr_pin,
 118                 data_pin, alu_jump_pin,brpr_pin, wr_en_pin, dmem_pin,dmem_wr_en_pin,hword_pin,byte_s_pin, gpm_out_pin);
 119
 120           writeback_st : writeback_stage
 121                 generic map('0', '1')
 122                 port map(sys_clk, sys_res, result_pin, result_addr_pin, addr_pin, data_pin, alu_jump_pin, brpr_pin,
 123                 wr_en_pin, dmem_pin, dmem_wr_en_pin, hword_pin, byte_s_pin,
 124                 reg_wr_data_pin, reg_we_pin, reg_w_addr_pin, jump_result_pin, alu_jump_bit_pin,bus_tx, sseg0, sseg1, sseg2, sseg3);
 125
 126
 127
 128
 129
 130 --init : process(all)
 131
 132 --begin
 133 --      jump_result_pin <= (others => '0');
 134 --      alu_jump_bit_pin <= '0';
 135 --      reg_w_addr_pin <= (others => '0');
 136 --      reg_wr_data_pin <= (others => '0');
 137 --      reg_we_pin <= '0';
 138
 139 --end process;
 140
 141 --      result <= result_pin;
 142         nop_pin <= (alu_jump_bit_pin); -- xor brpr_pin);
 143
 144         jump_result <= prog_cnt_pin; --jump_result_pin;
 145 --      sys_res <= '1';
 146
 147 --      reg_wr_data <= reg_wr_data_pin;
 148 end behav;