2_isa/logic.ptex

   1
   2
   3 ins ('32', 'and', 'And', '4 | 5 | 4 | 4 | 4 | 10 | 1',
   4 'Conditions | OpCode (00100) | Register Destination|Register A (Source1)| Register B (Source2) | - | D');
   5
   6 # ins ('32', 'andi', 'And im', '4 | 5 | 4 | 4 | 12 | 1 | 1 | 1', 'Conditions | OpCode | Register Destination|Register A (Source1)| Immediate | H/L | F | -');
   7
   8 ins ('32', 'andx', 'And im 16bit', '4 | 5 | 4 | 16 | 1 | 1 | 1',
   9 'Conditions | OpCode (00101) | Register Destination| Immediate | H/L | F | D');
  10
  11 ins ('32', 'or', 'Or', '4 | 5 | 4 | 4 | 4 | 10 | 1',
  12 'Conditions | OpCode (00110) | Register Destination|Register A (Source1)| Register B (Source2) | - | D');
  13
  14 # ins ('32', 'ori', 'Or im', '4 | 5 | 4 | 4 | 12 | 1 | 1 | 1', 'Conditions | OpCode | Register Destination|Register A (Source1)| Immediate | H/L | F | -');
  15
  16 ins ('32', 'orx', 'Or im 16bit', '4 | 5 | 4 | 16 | 1 | 1 | 1',
  17 'Conditions | OpCode (00111) | Register Destination| Immediate | H/L | F | D');
  18
  19 ins ('32', 'xor', 'Or', '4 | 5 | 4 | 4 | 4 | 10 | 1',
  20 'Conditions | OpCode (01000) | Register Destination|Register A (Source1)| Register B (Source2) | - | D');
  21
  22 # ins ('32', 'xori', 'Xor im', '4 | 5 | 4 | 4 | 12 | 1 | 1 | 1', 'Conditions | OpCode | Register Destination|Register A (Source1)| Immediate | H/L | F | -');
  23
  24 ins ('32', 'xorx', 'Xor im 16bit', '4 | 5 | 4 | 16 | 1 | 1 | 1',
  25 'Conditions | OpCode (01001) | Register Destination| Immediate | H/L | F | D',
  26 '', '', '', 'not-Negate-3/1111111111111111-4/0-5/1');
  27
  28 ins ('32', 'shift', 'left/right shift', '4 | 5 | 4 | 4 | 5 | 6 | 1 | 1 | 1 | 1',
  29 'Conditions | OpCode (01010) | Register Destination|Register A (Source1)| Immediate | - | l/r | A | C | D',
  30 '',' | Will change if C is set | | ', '',
  31 'lls-left shift-6/0-7/0|lrs-right shift-6/1-7/0|ars-arithmetic right shift-6/1-7/1-8/0');
  32
  33 #plaintext ('\\mbox{}\\\\ \\todo{lls und lrs zusammenfassen $\rightarrow$ ein bit entscheidet fuer shift nach links oder rechts}');
  34
  35 # ins ('32', 'lrs', 'right shift', '4 | 5 | 4 | 4 | 5 | 7 | 1 | 1 | 1', 'Conditions | OpCode | Register Destination|Register A (Source1)| Immediate | - | A | C | D',
  36 # '',' | Will change if C is set | | ');