src/vm/jit/x86_64/emit.c

   1 /* src/vm/jit/x86_64/emit.c - x86_64 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    $Id: emit.c 7483 2007-03-08 13:17:40Z michi $
  26
  27 */
  28
  29 #include "config.h"
  30
  31 #include <assert.h>
  32
  33 #include "vm/types.h"
  34
  35 #include "md-abi.h"
  36
  37 #include "vm/jit/x86_64/codegen.h"
  38 #include "vm/jit/x86_64/emit.h"
  39
  40 #include "mm/memory.h"
  41
  42 #if defined(ENABLE_THREADS)
  43 # include "threads/native/lock.h"
  44 #endif
  45
  46 #include "vm/builtin.h"
  47
  48 #include "vm/jit/abi-asm.h"
  49 #include "vm/jit/asmpart.h"
  50 #include "vm/jit/codegen-common.h"
  51 #include "vm/jit/emit-common.h"
  52 #include "vm/jit/jit.h"
  53 #include "vm/jit/replace.h"
  54
  55 #include "vmcore/options.h"
  56
  57
  58 /* emit_load *******************************************************************
  59
  60    Emits a possible load of an operand.
  61
  62 *******************************************************************************/
  63
  64 s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  65 {
  66         codegendata  *cd;
  67         s4            disp;
  68         s4            reg;
  69
  70         /* get required compiler data */
  71
  72         cd = jd->cd;
  73
  74         if (IS_INMEMORY(src->flags)) {
  75                 COUNT_SPILLS;
  76
  77                 disp = src->vv.regoff * 8;
  78
  79                 switch (src->type) {
  80                 case TYPE_INT:
  81                         M_ILD(tempreg, REG_SP, disp);
  82                         break;
  83                 case TYPE_LNG:
  84                 case TYPE_ADR:
  85                         M_LLD(tempreg, REG_SP, disp);
  86                         break;
  87                 case TYPE_FLT:
  88                         M_FLD(tempreg, REG_SP, disp);
  89                         break;
  90                 case TYPE_DBL:
  91                         M_DLD(tempreg, REG_SP, disp);
  92                         break;
  93                 default:
  94                         vm_abort("emit_load: unknown type %d", src->type);
  95                 }
  96
  97                 reg = tempreg;
  98         }
  99         else
 100                 reg = src->vv.regoff;
 101
 102         return reg;
 103 }
 104
 105
 106 /* emit_store ******************************************************************
 107
 108    This function generates the code to store the result of an
 109    operation back into a spilled pseudo-variable.  If the
 110    pseudo-variable has not been spilled in the first place, this
 111    function will generate nothing.
 112
 113 *******************************************************************************/
 114
 115 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 116 {
 117         codegendata  *cd;
 118         s4            disp;
 119 #if 0
 120         s4            s;
 121         u2            opcode;
 122 #endif
 123
 124         /* get required compiler data */
 125
 126         cd = jd->cd;
 127
 128 #if 0
 129         /* do we have to generate a conditional move? */
 130
 131         if ((iptr != NULL) && (iptr->opc & ICMD_CONDITION_MASK)) {
 132                 /* the passed register d is actually the source register */
 133
 134                 s = d;
 135
 136                 /* Only pass the opcode to codegen_reg_of_var to get the real
 137                    destination register. */
 138
 139                 opcode = iptr->opc & ICMD_OPCODE_MASK;
 140
 141                 /* get the real destination register */
 142
 143                 d = codegen_reg_of_var(rd, opcode, dst, REG_ITMP1);
 144
 145                 /* and emit the conditional move */
 146
 147                 emit_cmovxx(cd, iptr, s, d);
 148         }
 149 #endif
 150
 151         if (IS_INMEMORY(dst->flags)) {
 152                 COUNT_SPILLS;
 153
 154                 disp = dst->vv.regoff * 8;
 155
 156                 switch (dst->type) {
 157                 case TYPE_INT:
 158                 case TYPE_LNG:
 159                 case TYPE_ADR:
 160                         M_LST(d, REG_SP, disp);
 161                         break;
 162                 case TYPE_FLT:
 163                         M_FST(d, REG_SP, disp);
 164                         break;
 165                 case TYPE_DBL:
 166                         M_DST(d, REG_SP, disp);
 167                         break;
 168                 default:
 169                         vm_abort("emit_store: unknown type %d", dst->type);
 170                 }
 171         }
 172 }
 173
 174
 175 /* emit_copy *******************************************************************
 176
 177    Generates a register/memory to register/memory copy.
 178
 179 *******************************************************************************/
 180
 181 void emit_copy(jitdata *jd, instruction *iptr, varinfo *src, varinfo *dst)
 182 {
 183         codegendata  *cd;
 184         s4            s1, d;
 185
 186         /* get required compiler data */
 187
 188         cd = jd->cd;
 189
 190         if ((src->vv.regoff != dst->vv.regoff) ||
 191                 ((src->flags ^ dst->flags) & INMEMORY)) {
 192
 193                 /* If one of the variables resides in memory, we can eliminate
 194                    the register move from/to the temporary register with the
 195                    order of getting the destination register and the load. */
 196
 197                 if (IS_INMEMORY(src->flags)) {
 198                         d = codegen_reg_of_var(iptr->opc, dst, REG_IFTMP);
 199                         s1 = emit_load(jd, iptr, src, d);
 200                 }
 201                 else {
 202                         s1 = emit_load(jd, iptr, src, REG_IFTMP);
 203                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 204                 }
 205
 206                 if (s1 != d) {
 207                         switch (src->type) {
 208                         case TYPE_INT:
 209                         case TYPE_LNG:
 210                         case TYPE_ADR:
 211                                 M_MOV(s1, d);
 212                                 break;
 213                         case TYPE_FLT:
 214                         case TYPE_DBL:
 215                                 M_FMOV(s1, d);
 216                                 break;
 217                         default:
 218                                 vm_abort("emit_copy: unknown type %d", src->type);
 219                         }
 220                 }
 221
 222                 emit_store(jd, iptr, dst, d);
 223         }
 224 }
 225
 226
 227 void emit_cmovxx(codegendata *cd, instruction *iptr, s4 s, s4 d)
 228 {
 229 #if 0
 230         switch (iptr->flags.fields.condition) {
 231         case ICMD_IFEQ:
 232                 M_CMOVEQ(s, d);
 233                 break;
 234         case ICMD_IFNE:
 235                 M_CMOVNE(s, d);
 236                 break;
 237         case ICMD_IFLT:
 238                 M_CMOVLT(s, d);
 239                 break;
 240         case ICMD_IFGE:
 241                 M_CMOVGE(s, d);
 242                 break;
 243         case ICMD_IFGT:
 244                 M_CMOVGT(s, d);
 245                 break;
 246         case ICMD_IFLE:
 247                 M_CMOVLE(s, d);
 248                 break;
 249         }
 250 #endif
 251 }
 252
 253
 254 /* emit_arithmetic_check *******************************************************
 255
 256    Emit an ArithmeticException check.
 257
 258 *******************************************************************************/
 259
 260 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 261 {
 262         if (INSTRUCTION_MUST_CHECK(iptr)) {
 263                 M_TEST(reg);
 264                 M_BEQ(0);
 265                 codegen_add_arithmeticexception_ref(cd);
 266         }
 267 }
 268
 269
 270 /* emit_arrayindexoutofbounds_check ********************************************
 271
 272    Emit a ArrayIndexOutOfBoundsException check.
 273
 274 *******************************************************************************/
 275
 276 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 277 {
 278         if (INSTRUCTION_MUST_CHECK(iptr)) {
 279         M_ILD(REG_ITMP3, s1, OFFSET(java_arrayheader, size));
 280         M_ICMP(REG_ITMP3, s2);
 281         M_BAE(0);
 282         codegen_add_arrayindexoutofboundsexception_ref(cd, s2);
 283         }
 284 }
 285
 286
 287 /* emit_classcast_check ********************************************************
 288
 289    Emit a ClassCastException check.
 290
 291 *******************************************************************************/
 292
 293 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 294 {
 295         vm_abort("IMPLEMENT ME!");
 296 }
 297
 298
 299 /* emit_nullpointer_check ******************************************************
 300
 301    Emit a NullPointerException check.
 302
 303 *******************************************************************************/
 304
 305 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 306 {
 307         if (INSTRUCTION_MUST_CHECK(iptr)) {
 308                 M_TEST(reg);
 309                 M_BEQ(0);
 310                 codegen_add_nullpointerexception_ref(cd);
 311         }
 312 }
 313
 314
 315 /* emit_exception_stubs ********************************************************
 316
 317    Generates the code for the exception stubs.
 318
 319 *******************************************************************************/
 320
 321 void emit_exception_stubs(jitdata *jd)
 322 {
 323         codegendata  *cd;
 324         registerdata *rd;
 325         exceptionref *er;
 326         s4            branchmpc;
 327         s4            targetmpc;
 328         s4            targetdisp;
 329
 330         /* get required compiler data */
 331
 332         cd = jd->cd;
 333         rd = jd->rd;
 334
 335         /* generate exception stubs */
 336
 337         targetdisp = 0;
 338
 339         for (er = cd->exceptionrefs; er != NULL; er = er->next) {
 340                 /* back-patch the branch to this exception code */
 341
 342                 branchmpc = er->branchpos;
 343                 targetmpc = cd->mcodeptr - cd->mcodebase;
 344
 345                 md_codegen_patch_branch(cd, branchmpc, targetmpc);
 346
 347                 MCODECHECK(512);
 348
 349                 /* Check if the exception is an
 350                    ArrayIndexOutOfBoundsException.  If so, move index register
 351                    into a4. */
 352
 353                 if (er->reg != -1)
 354                         M_MOV(er->reg, rd->argintregs[4]);
 355
 356                 /* calcuate exception address */
 357
 358                 M_MOV_IMM(0, rd->argintregs[3]);
 359                 dseg_adddata(cd);
 360                 M_AADD_IMM32(er->branchpos - 6, rd->argintregs[3]);
 361
 362                 /* move function to call into REG_ITMP3 */
 363
 364                 M_MOV_IMM(er->function, REG_ITMP3);
 365
 366                 if (targetdisp == 0) {
 367                         targetdisp = cd->mcodeptr - cd->mcodebase;
 368
 369                         emit_lea_membase_reg(cd, RIP, -((cd->mcodeptr + 7) - cd->mcodebase), rd->argintregs[0]);
 370                         M_MOV(REG_SP, rd->argintregs[1]);
 371                         M_ALD(rd->argintregs[2], REG_SP, cd->stackframesize * 8);
 372
 373                         M_ASUB_IMM(2 * 8, REG_SP);
 374                         M_AST(rd->argintregs[3], REG_SP, 0 * 8);             /* store XPC */
 375
 376                         M_CALL(REG_ITMP3);
 377
 378                         M_ALD(REG_ITMP2_XPC, REG_SP, 0 * 8);
 379                         M_AADD_IMM(2 * 8, REG_SP);
 380
 381                         M_MOV_IMM(asm_handle_exception, REG_ITMP3);
 382                         M_JMP(REG_ITMP3);
 383                 }
 384                 else {
 385                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 386                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 387                 }
 388         }
 389 }
 390
 391
 392 /* emit_patcher_stubs **********************************************************
 393
 394    Generates the code for the patcher stubs.
 395
 396 *******************************************************************************/
 397
 398 void emit_patcher_stubs(jitdata *jd)
 399 {
 400         codegendata *cd;
 401         patchref    *pref;
 402         u8           mcode;
 403         u1          *savedmcodeptr;
 404         u1          *tmpmcodeptr;
 405         s4           targetdisp;
 406         s4           disp;
 407
 408         /* get required compiler data */
 409
 410         cd = jd->cd;
 411
 412         /* generate code patching stub call code */
 413
 414         targetdisp = 0;
 415
 416         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 417                 /* check size of code segment */
 418
 419                 MCODECHECK(512);
 420
 421                 /* Get machine code which is patched back in later. A
 422                    `call rel32' is 5 bytes long (but read 8 bytes). */
 423
 424                 savedmcodeptr = cd->mcodebase + pref->branchpos;
 425                 mcode = *((u8 *) savedmcodeptr);
 426
 427                 /* patch in `call rel32' to call the following code */
 428
 429                 tmpmcodeptr  = cd->mcodeptr;    /* save current mcodeptr              */
 430                 cd->mcodeptr = savedmcodeptr;   /* set mcodeptr to patch position     */
 431
 432                 M_CALL_IMM(tmpmcodeptr - (savedmcodeptr + PATCHER_CALL_SIZE));
 433
 434                 cd->mcodeptr = tmpmcodeptr;     /* restore the current mcodeptr       */
 435
 436                 /* move pointer to java_objectheader onto stack */
 437
 438 #if defined(ENABLE_THREADS)
 439                 /* create a virtual java_objectheader */
 440
 441                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 442                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 443                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 444
 445                 emit_lea_membase_reg(cd, RIP, -((cd->mcodeptr + 7) - cd->mcodebase) + disp, REG_ITMP3);
 446                 M_PUSH(REG_ITMP3);
 447 #else
 448                 M_PUSH_IMM(0);
 449 #endif
 450
 451                 /* move machine code bytes and classinfo pointer into registers */
 452
 453                 M_MOV_IMM(mcode, REG_ITMP3);
 454                 M_PUSH(REG_ITMP3);
 455
 456                 M_MOV_IMM(pref->ref, REG_ITMP3);
 457                 M_PUSH(REG_ITMP3);
 458
 459                 M_MOV_IMM(pref->disp, REG_ITMP3);
 460                 M_PUSH(REG_ITMP3);
 461
 462                 M_MOV_IMM(pref->patcher, REG_ITMP3);
 463                 M_PUSH(REG_ITMP3);
 464
 465                 if (targetdisp == 0) {
 466                         targetdisp = cd->mcodeptr - cd->mcodebase;
 467
 468                         M_MOV_IMM(asm_patcher_wrapper, REG_ITMP3);
 469                         M_JMP(REG_ITMP3);
 470                 }
 471                 else {
 472                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 473                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 474                 }
 475         }
 476 }
 477
 478
 479 /* emit_replacement_stubs ******************************************************
 480
 481    Generates the code for the replacement stubs.
 482
 483 *******************************************************************************/
 484
 485 #if defined(ENABLE_REPLACEMENT)
 486 void emit_replacement_stubs(jitdata *jd)
 487 {
 488         codegendata *cd;
 489         codeinfo    *code;
 490         rplpoint    *rplp;
 491         s4           disp;
 492         s4           i;
 493 #if !defined(NDEBUG)
 494         u1          *savedmcodeptr;
 495 #endif
 496
 497         /* get required compiler data */
 498
 499         cd   = jd->cd;
 500         code = jd->code;
 501
 502         rplp = code->rplpoints;
 503
 504         /* store beginning of replacement stubs */
 505
 506         code->replacementstubs = (u1*) (cd->mcodeptr - cd->mcodebase);
 507
 508         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
 509                 /* do not generate stubs for non-trappable points */
 510
 511                 if (rplp->flags & RPLPOINT_FLAG_NOTRAP)
 512                         continue;
 513
 514                 /* check code segment size */
 515
 516                 MCODECHECK(512);
 517
 518                 /* note start of stub code */
 519
 520 #if !defined(NDEBUG)
 521                 savedmcodeptr = cd->mcodeptr;
 522 #endif
 523
 524                 /* push address of `rplpoint` struct */
 525
 526                 M_MOV_IMM(rplp, REG_ITMP3);
 527                 M_PUSH(REG_ITMP3);
 528
 529                 /* jump to replacement function */
 530
 531                 M_MOV_IMM(asm_replacement_out, REG_ITMP3);
 532                 M_PUSH(REG_ITMP3);
 533                 M_RET;
 534
 535                 assert((cd->mcodeptr - savedmcodeptr) == REPLACEMENT_STUB_SIZE);
 536         }
 537 }
 538 #endif /* defined(ENABLE_REPLACEMENT) */
 539
 540
 541 /* emit_verbosecall_enter ******************************************************
 542
 543    Generates the code for the call trace.
 544
 545 *******************************************************************************/
 546
 547 #if !defined(NDEBUG)
 548 void emit_verbosecall_enter(jitdata *jd)
 549 {
 550         methodinfo   *m;
 551         codegendata  *cd;
 552         registerdata *rd;
 553         methoddesc   *md;
 554         s4            i, j, k;
 555
 556         /* get required compiler data */
 557
 558         m  = jd->m;
 559         cd = jd->cd;
 560         rd = jd->rd;
 561
 562         md = m->parseddesc;
 563
 564         /* mark trace code */
 565
 566         M_NOP;
 567
 568         /* additional +1 is for 16-byte stack alignment */
 569
 570         M_LSUB_IMM((ARG_CNT + TMP_CNT + 1 + 1) * 8, REG_SP);
 571
 572         /* save argument registers */
 573
 574         for (i = 0; i < INT_ARG_CNT; i++)
 575                 M_LST(rd->argintregs[i], REG_SP, (1 + i) * 8);
 576
 577         for (i = 0; i < FLT_ARG_CNT; i++)
 578                 M_DST(rd->argfltregs[i], REG_SP, (1 + INT_ARG_CNT + i) * 8);
 579
 580         /* save temporary registers for leaf methods */
 581
 582         if (jd->isleafmethod) {
 583                 for (i = 0; i < INT_TMP_CNT; i++)
 584                         M_LST(rd->tmpintregs[i], REG_SP, (1 + ARG_CNT + i) * 8);
 585
 586                 for (i = 0; i < FLT_TMP_CNT; i++)
 587                         M_DST(rd->tmpfltregs[i], REG_SP, (1 + ARG_CNT + INT_TMP_CNT + i) * 8);
 588         }
 589
 590         /* show integer hex code for float arguments */
 591
 592         for (i = 0, j = 0; i < md->paramcount && i < INT_ARG_CNT; i++) {
 593                 /* If the paramtype is a float, we have to right shift all
 594                    following integer registers. */
 595
 596                 if (IS_FLT_DBL_TYPE(md->paramtypes[i].type)) {
 597                         for (k = INT_ARG_CNT - 2; k >= i; k--)
 598                                 M_MOV(rd->argintregs[k], rd->argintregs[k + 1]);
 599
 600                         emit_movd_freg_reg(cd, rd->argfltregs[j], rd->argintregs[i]);
 601                         j++;
 602                 }
 603         }
 604
 605         M_MOV_IMM(m, REG_ITMP2);
 606         M_AST(REG_ITMP2, REG_SP, 0 * 8);
 607         M_MOV_IMM(builtin_verbosecall_enter, REG_ITMP1);
 608         M_CALL(REG_ITMP1);
 609
 610         /* restore argument registers */
 611
 612         for (i = 0; i < INT_ARG_CNT; i++)
 613                 M_LLD(rd->argintregs[i], REG_SP, (1 + i) * 8);
 614
 615         for (i = 0; i < FLT_ARG_CNT; i++)
 616                 M_DLD(rd->argfltregs[i], REG_SP, (1 + INT_ARG_CNT + i) * 8);
 617
 618         /* restore temporary registers for leaf methods */
 619
 620         if (jd->isleafmethod) {
 621                 for (i = 0; i < INT_TMP_CNT; i++)
 622                         M_LLD(rd->tmpintregs[i], REG_SP, (1 + ARG_CNT + i) * 8);
 623
 624                 for (i = 0; i < FLT_TMP_CNT; i++)
 625                         M_DLD(rd->tmpfltregs[i], REG_SP, (1 + ARG_CNT + INT_TMP_CNT + i) * 8);
 626         }
 627
 628         M_LADD_IMM((ARG_CNT + TMP_CNT + 1 + 1) * 8, REG_SP);
 629
 630         /* mark trace code */
 631
 632         M_NOP;
 633 }
 634 #endif /* !defined(NDEBUG) */
 635
 636
 637 /* emit_verbosecall_exit *******************************************************
 638
 639    Generates the code for the call trace.
 640
 641 *******************************************************************************/
 642
 643 #if !defined(NDEBUG)
 644 void emit_verbosecall_exit(jitdata *jd)
 645 {
 646         methodinfo   *m;
 647         codegendata  *cd;
 648         registerdata *rd;
 649
 650         /* get required compiler data */
 651
 652         m  = jd->m;
 653         cd = jd->cd;
 654         rd = jd->rd;
 655
 656         /* mark trace code */
 657
 658         M_NOP;
 659
 660         M_ASUB_IMM(2 * 8, REG_SP);
 661
 662         M_LST(REG_RESULT, REG_SP, 0 * 8);
 663         M_DST(REG_FRESULT, REG_SP, 1 * 8);
 664
 665         M_INTMOVE(REG_RESULT, REG_A0);
 666         M_FLTMOVE(REG_FRESULT, REG_FA0);
 667         M_FLTMOVE(REG_FRESULT, REG_FA1);
 668         M_MOV_IMM(m, REG_A1);
 669
 670         M_MOV_IMM(builtin_verbosecall_exit, REG_ITMP1);
 671         M_CALL(REG_ITMP1);
 672
 673         M_LLD(REG_RESULT, REG_SP, 0 * 8);
 674         M_DLD(REG_FRESULT, REG_SP, 1 * 8);
 675
 676         M_AADD_IMM(2 * 8, REG_SP);
 677
 678         /* mark trace code */
 679
 680         M_NOP;
 681 }
 682 #endif /* !defined(NDEBUG) */
 683
 684
 685 /* code generation functions **************************************************/
 686
 687 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 688 {
 689         if ((basereg == REG_SP) || (basereg == R12)) {
 690                 if (disp == 0) {
 691                         emit_address_byte(0, dreg, REG_SP);
 692                         emit_address_byte(0, REG_SP, REG_SP);
 693
 694                 } else if (IS_IMM8(disp)) {
 695                         emit_address_byte(1, dreg, REG_SP);
 696                         emit_address_byte(0, REG_SP, REG_SP);
 697                         emit_imm8(disp);
 698
 699                 } else {
 700                         emit_address_byte(2, dreg, REG_SP);
 701                         emit_address_byte(0, REG_SP, REG_SP);
 702                         emit_imm32(disp);
 703                 }
 704
 705         } else if ((disp) == 0 && (basereg) != RBP && (basereg) != R13) {
 706                 emit_address_byte(0,(dreg),(basereg));
 707
 708         } else if ((basereg) == RIP) {
 709                 emit_address_byte(0, dreg, RBP);
 710                 emit_imm32(disp);
 711
 712         } else {
 713                 if (IS_IMM8(disp)) {
 714                         emit_address_byte(1, dreg, basereg);
 715                         emit_imm8(disp);
 716
 717                 } else {
 718                         emit_address_byte(2, dreg, basereg);
 719                         emit_imm32(disp);
 720                 }
 721         }
 722 }
 723
 724
 725 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 726 {
 727         if ((basereg == REG_SP) || (basereg == R12)) {
 728                 emit_address_byte(2, dreg, REG_SP);
 729                 emit_address_byte(0, REG_SP, REG_SP);
 730                 emit_imm32(disp);
 731         }
 732         else {
 733                 emit_address_byte(2, dreg, basereg);
 734                 emit_imm32(disp);
 735         }
 736 }
 737
 738
 739 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 740 {
 741         if (basereg == -1) {
 742                 emit_address_byte(0, reg, 4);
 743                 emit_address_byte(scale, indexreg, 5);
 744                 emit_imm32(disp);
 745         }
 746         else if ((disp == 0) && (basereg != RBP) && (basereg != R13)) {
 747                 emit_address_byte(0, reg, 4);
 748                 emit_address_byte(scale, indexreg, basereg);
 749         }
 750         else if (IS_IMM8(disp)) {
 751                 emit_address_byte(1, reg, 4);
 752                 emit_address_byte(scale, indexreg, basereg);
 753                 emit_imm8(disp);
 754         }
 755         else {
 756                 emit_address_byte(2, reg, 4);
 757                 emit_address_byte(scale, indexreg, basereg);
 758                 emit_imm32(disp);
 759         }
 760 }
 761
 762
 763 void emit_ishift(jitdata *jd, s4 shift_op, instruction *iptr)
 764 {
 765         s4 s1, s2, d, d_old;
 766         varinfo *v_s1,*v_s2,*v_dst;
 767         codegendata *cd;
 768
 769         /* get required compiler data */
 770
 771         cd = jd->cd;
 772
 773         v_s1  = VAROP(iptr->s1);
 774         v_s2  = VAROP(iptr->sx.s23.s2);
 775         v_dst = VAROP(iptr->dst);
 776
 777         s1 = v_s1->vv.regoff;
 778         s2 = v_s2->vv.regoff;
 779         d  = v_dst->vv.regoff;
 780
 781         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 782
 783         if (IS_INMEMORY(v_dst->flags)) {
 784                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 785                         if (s1 == d) {
 786                                 M_ILD(RCX, REG_SP, s2 * 8);
 787                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 788
 789                         } else {
 790                                 M_ILD(RCX, REG_SP, s2 * 8);
 791                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 792                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 793                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 794                         }
 795
 796                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 797                         /* s1 may be equal to RCX */
 798                         if (s1 == RCX) {
 799                                 if (s2 == d) {
 800                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 801                                         M_IST(s1, REG_SP, d * 8);
 802                                         M_INTMOVE(REG_ITMP1, RCX);
 803
 804                                 } else {
 805                                         M_IST(s1, REG_SP, d * 8);
 806                                         M_ILD(RCX, REG_SP, s2 * 8);
 807                                 }
 808
 809                         } else {
 810                                 M_ILD(RCX, REG_SP, s2 * 8);
 811                                 M_IST(s1, REG_SP, d * 8);
 812                         }
 813
 814                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 815
 816                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 817                         if (s1 == d) {
 818                                 M_INTMOVE(s2, RCX);
 819                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 820
 821                         } else {
 822                                 M_INTMOVE(s2, RCX);
 823                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 824                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 825                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 826                         }
 827
 828                 } else {
 829                         /* s1 may be equal to RCX */
 830                         M_IST(s1, REG_SP, d * 8);
 831                         M_INTMOVE(s2, RCX);
 832                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 833                 }
 834
 835                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 836
 837         } else {
 838                 d_old = d;
 839                 if (d == RCX) {
 840                         d = REG_ITMP3;
 841                 }
 842
 843                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 844                         M_ILD(RCX, REG_SP, s2 * 8);
 845                         M_ILD(d, REG_SP, s1 * 8);
 846                         emit_shiftl_reg(cd, shift_op, d);
 847
 848                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 849                         /* s1 may be equal to RCX */
 850                         M_INTMOVE(s1, d);
 851                         M_ILD(RCX, REG_SP, s2 * 8);
 852                         emit_shiftl_reg(cd, shift_op, d);
 853
 854                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 855                         M_INTMOVE(s2, RCX);
 856                         M_ILD(d, REG_SP, s1 * 8);
 857                         emit_shiftl_reg(cd, shift_op, d);
 858
 859                 } else {
 860                         /* s1 may be equal to RCX */
 861                         if (s1 == RCX) {
 862                                 if (s2 == d) {
 863                                         /* d cannot be used to backup s1 since this would
 864                                            overwrite s2. */
 865                                         M_INTMOVE(s1, REG_ITMP3);
 866                                         M_INTMOVE(s2, RCX);
 867                                         M_INTMOVE(REG_ITMP3, d);
 868
 869                                 } else {
 870                                         M_INTMOVE(s1, d);
 871                                         M_INTMOVE(s2, RCX);
 872                                 }
 873
 874                         } else {
 875                                 /* d may be equal to s2 */
 876                                 M_INTMOVE(s2, RCX);
 877                                 M_INTMOVE(s1, d);
 878                         }
 879                         emit_shiftl_reg(cd, shift_op, d);
 880                 }
 881
 882                 if (d_old == RCX)
 883                         M_INTMOVE(REG_ITMP3, RCX);
 884                 else
 885                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
 886         }
 887 }
 888
 889
 890 void emit_lshift(jitdata *jd, s4 shift_op, instruction *iptr)
 891 {
 892         s4 s1, s2, d, d_old;
 893         varinfo *v_s1,*v_s2,*v_dst;
 894         codegendata *cd;
 895
 896         /* get required compiler data */
 897
 898         cd = jd->cd;
 899
 900         v_s1  = VAROP(iptr->s1);
 901         v_s2  = VAROP(iptr->sx.s23.s2);
 902         v_dst = VAROP(iptr->dst);
 903
 904         s1 = v_s1->vv.regoff;
 905         s2 = v_s2->vv.regoff;
 906         d  = v_dst->vv.regoff;
 907
 908         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 909
 910         if (IS_INMEMORY(v_dst->flags)) {
 911                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 912                         if (s1 == d) {
 913                                 M_ILD(RCX, REG_SP, s2 * 8);
 914                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 915
 916                         } else {
 917                                 M_ILD(RCX, REG_SP, s2 * 8);
 918                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 919                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 920                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 921                         }
 922
 923                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 924                         /* s1 may be equal to RCX */
 925                         if (s1 == RCX) {
 926                                 if (s2 == d) {
 927                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 928                                         M_LST(s1, REG_SP, d * 8);
 929                                         M_INTMOVE(REG_ITMP1, RCX);
 930
 931                                 } else {
 932                                         M_LST(s1, REG_SP, d * 8);
 933                                         M_ILD(RCX, REG_SP, s2 * 8);
 934                                 }
 935
 936                         } else {
 937                                 M_ILD(RCX, REG_SP, s2 * 8);
 938                                 M_LST(s1, REG_SP, d * 8);
 939                         }
 940
 941                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 942
 943                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 944                         if (s1 == d) {
 945                                 M_INTMOVE(s2, RCX);
 946                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 947
 948                         } else {
 949                                 M_INTMOVE(s2, RCX);
 950                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 951                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 952                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 953                         }
 954
 955                 } else {
 956                         /* s1 may be equal to RCX */
 957                         M_LST(s1, REG_SP, d * 8);
 958                         M_INTMOVE(s2, RCX);
 959                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 960                 }
 961
 962                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 963
 964         } else {
 965                 d_old = d;
 966                 if (d == RCX) {
 967                         d = REG_ITMP3;
 968                 }
 969
 970                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 971                         M_ILD(RCX, REG_SP, s2 * 8);
 972                         M_LLD(d, REG_SP, s1 * 8);
 973                         emit_shift_reg(cd, shift_op, d);
 974
 975                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 976                         /* s1 may be equal to RCX */
 977                         M_INTMOVE(s1, d);
 978                         M_ILD(RCX, REG_SP, s2 * 8);
 979                         emit_shift_reg(cd, shift_op, d);
 980
 981                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 982                         M_INTMOVE(s2, RCX);
 983                         M_LLD(d, REG_SP, s1 * 8);
 984                         emit_shift_reg(cd, shift_op, d);
 985
 986                 } else {
 987                         /* s1 may be equal to RCX */
 988                         if (s1 == RCX) {
 989                                 if (s2 == d) {
 990                                         /* d cannot be used to backup s1 since this would
 991                                            overwrite s2. */
 992                                         M_INTMOVE(s1, REG_ITMP3);
 993                                         M_INTMOVE(s2, RCX);
 994                                         M_INTMOVE(REG_ITMP3, d);
 995
 996                                 } else {
 997                                         M_INTMOVE(s1, d);
 998                                         M_INTMOVE(s2, RCX);
 999                                 }
1000
1001                         } else {
1002                                 /* d may be equal to s2 */
1003                                 M_INTMOVE(s2, RCX);
1004                                 M_INTMOVE(s1, d);
1005                         }
1006                         emit_shift_reg(cd, shift_op, d);
1007                 }
1008
1009                 if (d_old == RCX)
1010                         M_INTMOVE(REG_ITMP3, RCX);
1011                 else
1012                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
1013         }
1014 }
1015
1016
1017 /* low-level code emitter functions *******************************************/
1018
1019 void emit_mov_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1020 {
1021         emit_rex(1,(reg),0,(dreg));
1022         *(cd->mcodeptr++) = 0x89;
1023         emit_reg((reg),(dreg));
1024 }
1025
1026
1027 void emit_mov_imm_reg(codegendata *cd, s8 imm, s8 reg)
1028 {
1029         emit_rex(1,0,0,(reg));
1030         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1031         emit_imm64((imm));
1032 }
1033
1034
1035 void emit_movl_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1036 {
1037         emit_rex(0,(reg),0,(dreg));
1038         *(cd->mcodeptr++) = 0x89;
1039         emit_reg((reg),(dreg));
1040 }
1041
1042
1043 void emit_movl_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1044         emit_rex(0,0,0,(reg));
1045         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1046         emit_imm32((imm));
1047 }
1048
1049
1050 void emit_mov_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1051         emit_rex(1,(reg),0,(basereg));
1052         *(cd->mcodeptr++) = 0x8b;
1053         emit_membase(cd, (basereg),(disp),(reg));
1054 }
1055
1056
1057 /*
1058  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
1059  * constant membase immediate length of 32bit
1060  */
1061 void emit_mov_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1062         emit_rex(1,(reg),0,(basereg));
1063         *(cd->mcodeptr++) = 0x8b;
1064         emit_membase32(cd, (basereg),(disp),(reg));
1065 }
1066
1067
1068 void emit_movl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1069 {
1070         emit_rex(0,(reg),0,(basereg));
1071         *(cd->mcodeptr++) = 0x8b;
1072         emit_membase(cd, (basereg),(disp),(reg));
1073 }
1074
1075
1076 /* ATTENTION: Always emit a REX byte, because the instruction size can
1077    be smaller when all register indexes are smaller than 7. */
1078 void emit_movl_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1079 {
1080         emit_byte_rex((reg),0,(basereg));
1081         *(cd->mcodeptr++) = 0x8b;
1082         emit_membase32(cd, (basereg),(disp),(reg));
1083 }
1084
1085
1086 void emit_mov_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1087         emit_rex(1,(reg),0,(basereg));
1088         *(cd->mcodeptr++) = 0x89;
1089         emit_membase(cd, (basereg),(disp),(reg));
1090 }
1091
1092
1093 void emit_mov_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1094         emit_rex(1,(reg),0,(basereg));
1095         *(cd->mcodeptr++) = 0x89;
1096         emit_membase32(cd, (basereg),(disp),(reg));
1097 }
1098
1099
1100 void emit_movl_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1101         emit_rex(0,(reg),0,(basereg));
1102         *(cd->mcodeptr++) = 0x89;
1103         emit_membase(cd, (basereg),(disp),(reg));
1104 }
1105
1106
1107 /* Always emit a REX byte, because the instruction size can be smaller when   */
1108 /* all register indexes are smaller than 7.                                   */
1109 void emit_movl_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1110         emit_byte_rex((reg),0,(basereg));
1111         *(cd->mcodeptr++) = 0x89;
1112         emit_membase32(cd, (basereg),(disp),(reg));
1113 }
1114
1115
1116 void emit_mov_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1117         emit_rex(1,(reg),(indexreg),(basereg));
1118         *(cd->mcodeptr++) = 0x8b;
1119         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1120 }
1121
1122
1123 void emit_movl_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1124         emit_rex(0,(reg),(indexreg),(basereg));
1125         *(cd->mcodeptr++) = 0x8b;
1126         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1127 }
1128
1129
1130 void emit_mov_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1131         emit_rex(1,(reg),(indexreg),(basereg));
1132         *(cd->mcodeptr++) = 0x89;
1133         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1134 }
1135
1136
1137 void emit_movl_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1138         emit_rex(0,(reg),(indexreg),(basereg));
1139         *(cd->mcodeptr++) = 0x89;
1140         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1141 }
1142
1143
1144 void emit_movw_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1145         *(cd->mcodeptr++) = 0x66;
1146         emit_rex(0,(reg),(indexreg),(basereg));
1147         *(cd->mcodeptr++) = 0x89;
1148         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1149 }
1150
1151
1152 void emit_movb_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1153         emit_byte_rex((reg),(indexreg),(basereg));
1154         *(cd->mcodeptr++) = 0x88;
1155         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1156 }
1157
1158
1159 void emit_mov_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1160         emit_rex(1,0,0,(basereg));
1161         *(cd->mcodeptr++) = 0xc7;
1162         emit_membase(cd, (basereg),(disp),0);
1163         emit_imm32((imm));
1164 }
1165
1166
1167 void emit_mov_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1168         emit_rex(1,0,0,(basereg));
1169         *(cd->mcodeptr++) = 0xc7;
1170         emit_membase32(cd, (basereg),(disp),0);
1171         emit_imm32((imm));
1172 }
1173
1174
1175 void emit_movl_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1176         emit_rex(0,0,0,(basereg));
1177         *(cd->mcodeptr++) = 0xc7;
1178         emit_membase(cd, (basereg),(disp),0);
1179         emit_imm32((imm));
1180 }
1181
1182
1183 /* Always emit a REX byte, because the instruction size can be smaller when   */
1184 /* all register indexes are smaller than 7.                                   */
1185 void emit_movl_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1186         emit_byte_rex(0,0,(basereg));
1187         *(cd->mcodeptr++) = 0xc7;
1188         emit_membase32(cd, (basereg),(disp),0);
1189         emit_imm32((imm));
1190 }
1191
1192
1193 void emit_movsbq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1194 {
1195         emit_rex(1,(dreg),0,(reg));
1196         *(cd->mcodeptr++) = 0x0f;
1197         *(cd->mcodeptr++) = 0xbe;
1198         /* XXX: why do reg and dreg have to be exchanged */
1199         emit_reg((dreg),(reg));
1200 }
1201
1202
1203 void emit_movswq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1204 {
1205         emit_rex(1,(dreg),0,(reg));
1206         *(cd->mcodeptr++) = 0x0f;
1207         *(cd->mcodeptr++) = 0xbf;
1208         /* XXX: why do reg and dreg have to be exchanged */
1209         emit_reg((dreg),(reg));
1210 }
1211
1212
1213 void emit_movslq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1214 {
1215         emit_rex(1,(dreg),0,(reg));
1216         *(cd->mcodeptr++) = 0x63;
1217         /* XXX: why do reg and dreg have to be exchanged */
1218         emit_reg((dreg),(reg));
1219 }
1220
1221
1222 void emit_movzwq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1223 {
1224         emit_rex(1,(dreg),0,(reg));
1225         *(cd->mcodeptr++) = 0x0f;
1226         *(cd->mcodeptr++) = 0xb7;
1227         /* XXX: why do reg and dreg have to be exchanged */
1228         emit_reg((dreg),(reg));
1229 }
1230
1231
1232 void emit_movswq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1233         emit_rex(1,(reg),(indexreg),(basereg));
1234         *(cd->mcodeptr++) = 0x0f;
1235         *(cd->mcodeptr++) = 0xbf;
1236         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1237 }
1238
1239
1240 void emit_movsbq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1241         emit_rex(1,(reg),(indexreg),(basereg));
1242         *(cd->mcodeptr++) = 0x0f;
1243         *(cd->mcodeptr++) = 0xbe;
1244         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1245 }
1246
1247
1248 void emit_movzwq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1249         emit_rex(1,(reg),(indexreg),(basereg));
1250         *(cd->mcodeptr++) = 0x0f;
1251         *(cd->mcodeptr++) = 0xb7;
1252         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1253 }
1254
1255
1256 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1257 {
1258         emit_rex(1,0,(indexreg),(basereg));
1259         *(cd->mcodeptr++) = 0xc7;
1260         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1261         emit_imm32((imm));
1262 }
1263
1264
1265 void emit_movl_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1266 {
1267         emit_rex(0,0,(indexreg),(basereg));
1268         *(cd->mcodeptr++) = 0xc7;
1269         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1270         emit_imm32((imm));
1271 }
1272
1273
1274 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1275 {
1276         *(cd->mcodeptr++) = 0x66;
1277         emit_rex(0,0,(indexreg),(basereg));
1278         *(cd->mcodeptr++) = 0xc7;
1279         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1280         emit_imm16((imm));
1281 }
1282
1283
1284 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1285 {
1286         emit_rex(0,0,(indexreg),(basereg));
1287         *(cd->mcodeptr++) = 0xc6;
1288         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1289         emit_imm8((imm));
1290 }
1291
1292
1293 /*
1294  * alu operations
1295  */
1296 void emit_alu_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1297 {
1298         emit_rex(1,(reg),0,(dreg));
1299         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1300         emit_reg((reg),(dreg));
1301 }
1302
1303
1304 void emit_alul_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1305 {
1306         emit_rex(0,(reg),0,(dreg));
1307         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1308         emit_reg((reg),(dreg));
1309 }
1310
1311
1312 void emit_alu_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1313 {
1314         emit_rex(1,(reg),0,(basereg));
1315         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1316         emit_membase(cd, (basereg),(disp),(reg));
1317 }
1318
1319
1320 void emit_alul_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1321 {
1322         emit_rex(0,(reg),0,(basereg));
1323         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1324         emit_membase(cd, (basereg),(disp),(reg));
1325 }
1326
1327
1328 void emit_alu_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1329 {
1330         emit_rex(1,(reg),0,(basereg));
1331         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1332         emit_membase(cd, (basereg),(disp),(reg));
1333 }
1334
1335
1336 void emit_alul_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1337 {
1338         emit_rex(0,(reg),0,(basereg));
1339         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1340         emit_membase(cd, (basereg),(disp),(reg));
1341 }
1342
1343
1344 void emit_alu_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1345         if (IS_IMM8(imm)) {
1346                 emit_rex(1,0,0,(dreg));
1347                 *(cd->mcodeptr++) = 0x83;
1348                 emit_reg((opc),(dreg));
1349                 emit_imm8((imm));
1350         } else {
1351                 emit_rex(1,0,0,(dreg));
1352                 *(cd->mcodeptr++) = 0x81;
1353                 emit_reg((opc),(dreg));
1354                 emit_imm32((imm));
1355         }
1356 }
1357
1358
1359 void emit_alu_imm32_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1360         emit_rex(1,0,0,(dreg));
1361         *(cd->mcodeptr++) = 0x81;
1362         emit_reg((opc),(dreg));
1363         emit_imm32((imm));
1364 }
1365
1366
1367 void emit_alul_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1368         if (IS_IMM8(imm)) {
1369                 emit_rex(0,0,0,(dreg));
1370                 *(cd->mcodeptr++) = 0x83;
1371                 emit_reg((opc),(dreg));
1372                 emit_imm8((imm));
1373         } else {
1374                 emit_rex(0,0,0,(dreg));
1375                 *(cd->mcodeptr++) = 0x81;
1376                 emit_reg((opc),(dreg));
1377                 emit_imm32((imm));
1378         }
1379 }
1380
1381
1382 void emit_alu_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1383         if (IS_IMM8(imm)) {
1384                 emit_rex(1,(basereg),0,0);
1385                 *(cd->mcodeptr++) = 0x83;
1386                 emit_membase(cd, (basereg),(disp),(opc));
1387                 emit_imm8((imm));
1388         } else {
1389                 emit_rex(1,(basereg),0,0);
1390                 *(cd->mcodeptr++) = 0x81;
1391                 emit_membase(cd, (basereg),(disp),(opc));
1392                 emit_imm32((imm));
1393         }
1394 }
1395
1396
1397 void emit_alul_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1398         if (IS_IMM8(imm)) {
1399                 emit_rex(0,(basereg),0,0);
1400                 *(cd->mcodeptr++) = 0x83;
1401                 emit_membase(cd, (basereg),(disp),(opc));
1402                 emit_imm8((imm));
1403         } else {
1404                 emit_rex(0,(basereg),0,0);
1405                 *(cd->mcodeptr++) = 0x81;
1406                 emit_membase(cd, (basereg),(disp),(opc));
1407                 emit_imm32((imm));
1408         }
1409 }
1410
1411
1412 void emit_test_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1413         emit_rex(1,(reg),0,(dreg));
1414         *(cd->mcodeptr++) = 0x85;
1415         emit_reg((reg),(dreg));
1416 }
1417
1418
1419 void emit_testl_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1420         emit_rex(0,(reg),0,(dreg));
1421         *(cd->mcodeptr++) = 0x85;
1422         emit_reg((reg),(dreg));
1423 }
1424
1425
1426 void emit_test_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1427         *(cd->mcodeptr++) = 0xf7;
1428         emit_reg(0,(reg));
1429         emit_imm32((imm));
1430 }
1431
1432
1433 void emit_testw_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1434         *(cd->mcodeptr++) = 0x66;
1435         *(cd->mcodeptr++) = 0xf7;
1436         emit_reg(0,(reg));
1437         emit_imm16((imm));
1438 }
1439
1440
1441 void emit_testb_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1442         *(cd->mcodeptr++) = 0xf6;
1443         emit_reg(0,(reg));
1444         emit_imm8((imm));
1445 }
1446
1447
1448 void emit_lea_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1449         emit_rex(1,(reg),0,(basereg));
1450         *(cd->mcodeptr++) = 0x8d;
1451         emit_membase(cd, (basereg),(disp),(reg));
1452 }
1453
1454
1455 void emit_leal_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1456         emit_rex(0,(reg),0,(basereg));
1457         *(cd->mcodeptr++) = 0x8d;
1458         emit_membase(cd, (basereg),(disp),(reg));
1459 }
1460
1461
1462
1463 void emit_incl_membase(codegendata *cd, s8 basereg, s8 disp)
1464 {
1465         emit_rex(0,0,0,(basereg));
1466         *(cd->mcodeptr++) = 0xff;
1467         emit_membase(cd, (basereg),(disp),0);
1468 }
1469
1470
1471
1472 void emit_cltd(codegendata *cd) {
1473     *(cd->mcodeptr++) = 0x99;
1474 }
1475
1476
1477 void emit_cqto(codegendata *cd) {
1478         emit_rex(1,0,0,0);
1479         *(cd->mcodeptr++) = 0x99;
1480 }
1481
1482
1483
1484 void emit_imul_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1485         emit_rex(1,(dreg),0,(reg));
1486         *(cd->mcodeptr++) = 0x0f;
1487         *(cd->mcodeptr++) = 0xaf;
1488         emit_reg((dreg),(reg));
1489 }
1490
1491
1492 void emit_imull_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1493         emit_rex(0,(dreg),0,(reg));
1494         *(cd->mcodeptr++) = 0x0f;
1495         *(cd->mcodeptr++) = 0xaf;
1496         emit_reg((dreg),(reg));
1497 }
1498
1499
1500 void emit_imul_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1501         emit_rex(1,(dreg),0,(basereg));
1502         *(cd->mcodeptr++) = 0x0f;
1503         *(cd->mcodeptr++) = 0xaf;
1504         emit_membase(cd, (basereg),(disp),(dreg));
1505 }
1506
1507
1508 void emit_imull_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1509         emit_rex(0,(dreg),0,(basereg));
1510         *(cd->mcodeptr++) = 0x0f;
1511         *(cd->mcodeptr++) = 0xaf;
1512         emit_membase(cd, (basereg),(disp),(dreg));
1513 }
1514
1515
1516 void emit_imul_imm_reg(codegendata *cd, s8 imm, s8 dreg) {
1517         if (IS_IMM8((imm))) {
1518                 emit_rex(1,0,0,(dreg));
1519                 *(cd->mcodeptr++) = 0x6b;
1520                 emit_reg(0,(dreg));
1521                 emit_imm8((imm));
1522         } else {
1523                 emit_rex(1,0,0,(dreg));
1524                 *(cd->mcodeptr++) = 0x69;
1525                 emit_reg(0,(dreg));
1526                 emit_imm32((imm));
1527         }
1528 }
1529
1530
1531 void emit_imul_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1532         if (IS_IMM8((imm))) {
1533                 emit_rex(1,(dreg),0,(reg));
1534                 *(cd->mcodeptr++) = 0x6b;
1535                 emit_reg((dreg),(reg));
1536                 emit_imm8((imm));
1537         } else {
1538                 emit_rex(1,(dreg),0,(reg));
1539                 *(cd->mcodeptr++) = 0x69;
1540                 emit_reg((dreg),(reg));
1541                 emit_imm32((imm));
1542         }
1543 }
1544
1545
1546 void emit_imull_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1547         if (IS_IMM8((imm))) {
1548                 emit_rex(0,(dreg),0,(reg));
1549                 *(cd->mcodeptr++) = 0x6b;
1550                 emit_reg((dreg),(reg));
1551                 emit_imm8((imm));
1552         } else {
1553                 emit_rex(0,(dreg),0,(reg));
1554                 *(cd->mcodeptr++) = 0x69;
1555                 emit_reg((dreg),(reg));
1556                 emit_imm32((imm));
1557         }
1558 }
1559
1560
1561 void emit_imul_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1562         if (IS_IMM8((imm))) {
1563                 emit_rex(1,(dreg),0,(basereg));
1564                 *(cd->mcodeptr++) = 0x6b;
1565                 emit_membase(cd, (basereg),(disp),(dreg));
1566                 emit_imm8((imm));
1567         } else {
1568                 emit_rex(1,(dreg),0,(basereg));
1569                 *(cd->mcodeptr++) = 0x69;
1570                 emit_membase(cd, (basereg),(disp),(dreg));
1571                 emit_imm32((imm));
1572         }
1573 }
1574
1575
1576 void emit_imull_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1577         if (IS_IMM8((imm))) {
1578                 emit_rex(0,(dreg),0,(basereg));
1579                 *(cd->mcodeptr++) = 0x6b;
1580                 emit_membase(cd, (basereg),(disp),(dreg));
1581                 emit_imm8((imm));
1582         } else {
1583                 emit_rex(0,(dreg),0,(basereg));
1584                 *(cd->mcodeptr++) = 0x69;
1585                 emit_membase(cd, (basereg),(disp),(dreg));
1586                 emit_imm32((imm));
1587         }
1588 }
1589
1590
1591 void emit_idiv_reg(codegendata *cd, s8 reg) {
1592         emit_rex(1,0,0,(reg));
1593         *(cd->mcodeptr++) = 0xf7;
1594         emit_reg(7,(reg));
1595 }
1596
1597
1598 void emit_idivl_reg(codegendata *cd, s8 reg) {
1599         emit_rex(0,0,0,(reg));
1600         *(cd->mcodeptr++) = 0xf7;
1601         emit_reg(7,(reg));
1602 }
1603
1604
1605
1606 void emit_ret(codegendata *cd) {
1607     *(cd->mcodeptr++) = 0xc3;
1608 }
1609
1610
1611
1612 /*
1613  * shift ops
1614  */
1615 void emit_shift_reg(codegendata *cd, s8 opc, s8 reg) {
1616         emit_rex(1,0,0,(reg));
1617         *(cd->mcodeptr++) = 0xd3;
1618         emit_reg((opc),(reg));
1619 }
1620
1621
1622 void emit_shiftl_reg(codegendata *cd, s8 opc, s8 reg) {
1623         emit_rex(0,0,0,(reg));
1624         *(cd->mcodeptr++) = 0xd3;
1625         emit_reg((opc),(reg));
1626 }
1627
1628
1629 void emit_shift_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1630         emit_rex(1,0,0,(basereg));
1631         *(cd->mcodeptr++) = 0xd3;
1632         emit_membase(cd, (basereg),(disp),(opc));
1633 }
1634
1635
1636 void emit_shiftl_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1637         emit_rex(0,0,0,(basereg));
1638         *(cd->mcodeptr++) = 0xd3;
1639         emit_membase(cd, (basereg),(disp),(opc));
1640 }
1641
1642
1643 void emit_shift_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1644         if ((imm) == 1) {
1645                 emit_rex(1,0,0,(dreg));
1646                 *(cd->mcodeptr++) = 0xd1;
1647                 emit_reg((opc),(dreg));
1648         } else {
1649                 emit_rex(1,0,0,(dreg));
1650                 *(cd->mcodeptr++) = 0xc1;
1651                 emit_reg((opc),(dreg));
1652                 emit_imm8((imm));
1653         }
1654 }
1655
1656
1657 void emit_shiftl_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1658         if ((imm) == 1) {
1659                 emit_rex(0,0,0,(dreg));
1660                 *(cd->mcodeptr++) = 0xd1;
1661                 emit_reg((opc),(dreg));
1662         } else {
1663                 emit_rex(0,0,0,(dreg));
1664                 *(cd->mcodeptr++) = 0xc1;
1665                 emit_reg((opc),(dreg));
1666                 emit_imm8((imm));
1667         }
1668 }
1669
1670
1671 void emit_shift_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1672         if ((imm) == 1) {
1673                 emit_rex(1,0,0,(basereg));
1674                 *(cd->mcodeptr++) = 0xd1;
1675                 emit_membase(cd, (basereg),(disp),(opc));
1676         } else {
1677                 emit_rex(1,0,0,(basereg));
1678                 *(cd->mcodeptr++) = 0xc1;
1679                 emit_membase(cd, (basereg),(disp),(opc));
1680                 emit_imm8((imm));
1681         }
1682 }
1683
1684
1685 void emit_shiftl_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1686         if ((imm) == 1) {
1687                 emit_rex(0,0,0,(basereg));
1688                 *(cd->mcodeptr++) = 0xd1;
1689                 emit_membase(cd, (basereg),(disp),(opc));
1690         } else {
1691                 emit_rex(0,0,0,(basereg));
1692                 *(cd->mcodeptr++) = 0xc1;
1693                 emit_membase(cd, (basereg),(disp),(opc));
1694                 emit_imm8((imm));
1695         }
1696 }
1697
1698
1699
1700 /*
1701  * jump operations
1702  */
1703 void emit_jmp_imm(codegendata *cd, s8 imm) {
1704         *(cd->mcodeptr++) = 0xe9;
1705         emit_imm32((imm));
1706 }
1707
1708
1709 void emit_jmp_reg(codegendata *cd, s8 reg) {
1710         emit_rex(0,0,0,(reg));
1711         *(cd->mcodeptr++) = 0xff;
1712         emit_reg(4,(reg));
1713 }
1714
1715
1716 void emit_jcc(codegendata *cd, s8 opc, s8 imm) {
1717         *(cd->mcodeptr++) = 0x0f;
1718         *(cd->mcodeptr++) = (0x80 + (opc));
1719         emit_imm32((imm));
1720 }
1721
1722
1723
1724 /*
1725  * conditional set and move operations
1726  */
1727
1728 /* we need the rex byte to get all low bytes */
1729 void emit_setcc_reg(codegendata *cd, s8 opc, s8 reg) {
1730         *(cd->mcodeptr++) = (0x40 | (((reg) >> 3) & 0x01));
1731         *(cd->mcodeptr++) = 0x0f;
1732         *(cd->mcodeptr++) = (0x90 + (opc));
1733         emit_reg(0,(reg));
1734 }
1735
1736
1737 /* we need the rex byte to get all low bytes */
1738 void emit_setcc_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1739         *(cd->mcodeptr++) = (0x40 | (((basereg) >> 3) & 0x01));
1740         *(cd->mcodeptr++) = 0x0f;
1741         *(cd->mcodeptr++) = (0x90 + (opc));
1742         emit_membase(cd, (basereg),(disp),0);
1743 }
1744
1745
1746 void emit_cmovcc_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1747 {
1748         emit_rex(1,(dreg),0,(reg));
1749         *(cd->mcodeptr++) = 0x0f;
1750         *(cd->mcodeptr++) = (0x40 + (opc));
1751         emit_reg((dreg),(reg));
1752 }
1753
1754
1755 void emit_cmovccl_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1756 {
1757         emit_rex(0,(dreg),0,(reg));
1758         *(cd->mcodeptr++) = 0x0f;
1759         *(cd->mcodeptr++) = (0x40 + (opc));
1760         emit_reg((dreg),(reg));
1761 }
1762
1763
1764
1765 void emit_neg_reg(codegendata *cd, s8 reg)
1766 {
1767         emit_rex(1,0,0,(reg));
1768         *(cd->mcodeptr++) = 0xf7;
1769         emit_reg(3,(reg));
1770 }
1771
1772
1773 void emit_negl_reg(codegendata *cd, s8 reg)
1774 {
1775         emit_rex(0,0,0,(reg));
1776         *(cd->mcodeptr++) = 0xf7;
1777         emit_reg(3,(reg));
1778 }
1779
1780
1781 void emit_push_reg(codegendata *cd, s8 reg) {
1782         emit_rex(0,0,0,(reg));
1783         *(cd->mcodeptr++) = 0x50 + (0x07 & (reg));
1784 }
1785
1786
1787 void emit_push_imm(codegendata *cd, s8 imm) {
1788         *(cd->mcodeptr++) = 0x68;
1789         emit_imm32((imm));
1790 }
1791
1792
1793 void emit_pop_reg(codegendata *cd, s8 reg) {
1794         emit_rex(0,0,0,(reg));
1795         *(cd->mcodeptr++) = 0x58 + (0x07 & (reg));
1796 }
1797
1798
1799 void emit_xchg_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1800         emit_rex(1,(reg),0,(dreg));
1801         *(cd->mcodeptr++) = 0x87;
1802         emit_reg((reg),(dreg));
1803 }
1804
1805
1806 void emit_nop(codegendata *cd) {
1807     *(cd->mcodeptr++) = 0x90;
1808 }
1809
1810
1811
1812 /*
1813  * call instructions
1814  */
1815 void emit_call_reg(codegendata *cd, s8 reg)
1816 {
1817         emit_rex(0,0,0,(reg));
1818         *(cd->mcodeptr++) = 0xff;
1819         emit_reg(2,(reg));
1820 }
1821
1822
1823 void emit_call_imm(codegendata *cd, s8 imm)
1824 {
1825         *(cd->mcodeptr++) = 0xe8;
1826         emit_imm32((imm));
1827 }
1828
1829
1830 void emit_call_mem(codegendata *cd, ptrint mem)
1831 {
1832         *(cd->mcodeptr++) = 0xff;
1833         emit_mem(2,(mem));
1834 }
1835
1836
1837
1838 /*
1839  * floating point instructions (SSE2)
1840  */
1841 void emit_addsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1842         *(cd->mcodeptr++) = 0xf2;
1843         emit_rex(0,(dreg),0,(reg));
1844         *(cd->mcodeptr++) = 0x0f;
1845         *(cd->mcodeptr++) = 0x58;
1846         emit_reg((dreg),(reg));
1847 }
1848
1849
1850 void emit_addss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1851         *(cd->mcodeptr++) = 0xf3;
1852         emit_rex(0,(dreg),0,(reg));
1853         *(cd->mcodeptr++) = 0x0f;
1854         *(cd->mcodeptr++) = 0x58;
1855         emit_reg((dreg),(reg));
1856 }
1857
1858
1859 void emit_cvtsi2ssq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1860         *(cd->mcodeptr++) = 0xf3;
1861         emit_rex(1,(dreg),0,(reg));
1862         *(cd->mcodeptr++) = 0x0f;
1863         *(cd->mcodeptr++) = 0x2a;
1864         emit_reg((dreg),(reg));
1865 }
1866
1867
1868 void emit_cvtsi2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1869         *(cd->mcodeptr++) = 0xf3;
1870         emit_rex(0,(dreg),0,(reg));
1871         *(cd->mcodeptr++) = 0x0f;
1872         *(cd->mcodeptr++) = 0x2a;
1873         emit_reg((dreg),(reg));
1874 }
1875
1876
1877 void emit_cvtsi2sdq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1878         *(cd->mcodeptr++) = 0xf2;
1879         emit_rex(1,(dreg),0,(reg));
1880         *(cd->mcodeptr++) = 0x0f;
1881         *(cd->mcodeptr++) = 0x2a;
1882         emit_reg((dreg),(reg));
1883 }
1884
1885
1886 void emit_cvtsi2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1887         *(cd->mcodeptr++) = 0xf2;
1888         emit_rex(0,(dreg),0,(reg));
1889         *(cd->mcodeptr++) = 0x0f;
1890         *(cd->mcodeptr++) = 0x2a;
1891         emit_reg((dreg),(reg));
1892 }
1893
1894
1895 void emit_cvtss2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1896         *(cd->mcodeptr++) = 0xf3;
1897         emit_rex(0,(dreg),0,(reg));
1898         *(cd->mcodeptr++) = 0x0f;
1899         *(cd->mcodeptr++) = 0x5a;
1900         emit_reg((dreg),(reg));
1901 }
1902
1903
1904 void emit_cvtsd2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1905         *(cd->mcodeptr++) = 0xf2;
1906         emit_rex(0,(dreg),0,(reg));
1907         *(cd->mcodeptr++) = 0x0f;
1908         *(cd->mcodeptr++) = 0x5a;
1909         emit_reg((dreg),(reg));
1910 }
1911
1912
1913 void emit_cvttss2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1914         *(cd->mcodeptr++) = 0xf3;
1915         emit_rex(1,(dreg),0,(reg));
1916         *(cd->mcodeptr++) = 0x0f;
1917         *(cd->mcodeptr++) = 0x2c;
1918         emit_reg((dreg),(reg));
1919 }
1920
1921
1922 void emit_cvttss2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1923         *(cd->mcodeptr++) = 0xf3;
1924         emit_rex(0,(dreg),0,(reg));
1925         *(cd->mcodeptr++) = 0x0f;
1926         *(cd->mcodeptr++) = 0x2c;
1927         emit_reg((dreg),(reg));
1928 }
1929
1930
1931 void emit_cvttsd2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1932         *(cd->mcodeptr++) = 0xf2;
1933         emit_rex(1,(dreg),0,(reg));
1934         *(cd->mcodeptr++) = 0x0f;
1935         *(cd->mcodeptr++) = 0x2c;
1936         emit_reg((dreg),(reg));
1937 }
1938
1939
1940 void emit_cvttsd2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1941         *(cd->mcodeptr++) = 0xf2;
1942         emit_rex(0,(dreg),0,(reg));
1943         *(cd->mcodeptr++) = 0x0f;
1944         *(cd->mcodeptr++) = 0x2c;
1945         emit_reg((dreg),(reg));
1946 }
1947
1948
1949 void emit_divss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1950         *(cd->mcodeptr++) = 0xf3;
1951         emit_rex(0,(dreg),0,(reg));
1952         *(cd->mcodeptr++) = 0x0f;
1953         *(cd->mcodeptr++) = 0x5e;
1954         emit_reg((dreg),(reg));
1955 }
1956
1957
1958 void emit_divsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1959         *(cd->mcodeptr++) = 0xf2;
1960         emit_rex(0,(dreg),0,(reg));
1961         *(cd->mcodeptr++) = 0x0f;
1962         *(cd->mcodeptr++) = 0x5e;
1963         emit_reg((dreg),(reg));
1964 }
1965
1966
1967 void emit_movd_reg_freg(codegendata *cd, s8 reg, s8 freg) {
1968         *(cd->mcodeptr++) = 0x66;
1969         emit_rex(1,(freg),0,(reg));
1970         *(cd->mcodeptr++) = 0x0f;
1971         *(cd->mcodeptr++) = 0x6e;
1972         emit_reg((freg),(reg));
1973 }
1974
1975
1976 void emit_movd_freg_reg(codegendata *cd, s8 freg, s8 reg) {
1977         *(cd->mcodeptr++) = 0x66;
1978         emit_rex(1,(freg),0,(reg));
1979         *(cd->mcodeptr++) = 0x0f;
1980         *(cd->mcodeptr++) = 0x7e;
1981         emit_reg((freg),(reg));
1982 }
1983
1984
1985 void emit_movd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1986         *(cd->mcodeptr++) = 0x66;
1987         emit_rex(0,(reg),0,(basereg));
1988         *(cd->mcodeptr++) = 0x0f;
1989         *(cd->mcodeptr++) = 0x7e;
1990         emit_membase(cd, (basereg),(disp),(reg));
1991 }
1992
1993
1994 void emit_movd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1995         *(cd->mcodeptr++) = 0x66;
1996         emit_rex(0,(reg),(indexreg),(basereg));
1997         *(cd->mcodeptr++) = 0x0f;
1998         *(cd->mcodeptr++) = 0x7e;
1999         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2000 }
2001
2002
2003 void emit_movd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2004         *(cd->mcodeptr++) = 0x66;
2005         emit_rex(1,(dreg),0,(basereg));
2006         *(cd->mcodeptr++) = 0x0f;
2007         *(cd->mcodeptr++) = 0x6e;
2008         emit_membase(cd, (basereg),(disp),(dreg));
2009 }
2010
2011
2012 void emit_movdl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2013         *(cd->mcodeptr++) = 0x66;
2014         emit_rex(0,(dreg),0,(basereg));
2015         *(cd->mcodeptr++) = 0x0f;
2016         *(cd->mcodeptr++) = 0x6e;
2017         emit_membase(cd, (basereg),(disp),(dreg));
2018 }
2019
2020
2021 void emit_movd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2022         *(cd->mcodeptr++) = 0x66;
2023         emit_rex(0,(dreg),(indexreg),(basereg));
2024         *(cd->mcodeptr++) = 0x0f;
2025         *(cd->mcodeptr++) = 0x6e;
2026         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2027 }
2028
2029
2030 void emit_movq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2031         *(cd->mcodeptr++) = 0xf3;
2032         emit_rex(0,(dreg),0,(reg));
2033         *(cd->mcodeptr++) = 0x0f;
2034         *(cd->mcodeptr++) = 0x7e;
2035         emit_reg((dreg),(reg));
2036 }
2037
2038
2039 void emit_movq_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2040         *(cd->mcodeptr++) = 0x66;
2041         emit_rex(0,(reg),0,(basereg));
2042         *(cd->mcodeptr++) = 0x0f;
2043         *(cd->mcodeptr++) = 0xd6;
2044         emit_membase(cd, (basereg),(disp),(reg));
2045 }
2046
2047
2048 void emit_movq_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2049         *(cd->mcodeptr++) = 0xf3;
2050         emit_rex(0,(dreg),0,(basereg));
2051         *(cd->mcodeptr++) = 0x0f;
2052         *(cd->mcodeptr++) = 0x7e;
2053         emit_membase(cd, (basereg),(disp),(dreg));
2054 }
2055
2056
2057 void emit_movss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2058         *(cd->mcodeptr++) = 0xf3;
2059         emit_rex(0,(reg),0,(dreg));
2060         *(cd->mcodeptr++) = 0x0f;
2061         *(cd->mcodeptr++) = 0x10;
2062         emit_reg((reg),(dreg));
2063 }
2064
2065
2066 void emit_movsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2067         *(cd->mcodeptr++) = 0xf2;
2068         emit_rex(0,(reg),0,(dreg));
2069         *(cd->mcodeptr++) = 0x0f;
2070         *(cd->mcodeptr++) = 0x10;
2071         emit_reg((reg),(dreg));
2072 }
2073
2074
2075 void emit_movss_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2076         *(cd->mcodeptr++) = 0xf3;
2077         emit_rex(0,(reg),0,(basereg));
2078         *(cd->mcodeptr++) = 0x0f;
2079         *(cd->mcodeptr++) = 0x11;
2080         emit_membase(cd, (basereg),(disp),(reg));
2081 }
2082
2083
2084 /* Always emit a REX byte, because the instruction size can be smaller when   */
2085 /* all register indexes are smaller than 7.                                   */
2086 void emit_movss_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2087         *(cd->mcodeptr++) = 0xf3;
2088         emit_byte_rex((reg),0,(basereg));
2089         *(cd->mcodeptr++) = 0x0f;
2090         *(cd->mcodeptr++) = 0x11;
2091         emit_membase32(cd, (basereg),(disp),(reg));
2092 }
2093
2094
2095 void emit_movsd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2096         *(cd->mcodeptr++) = 0xf2;
2097         emit_rex(0,(reg),0,(basereg));
2098         *(cd->mcodeptr++) = 0x0f;
2099         *(cd->mcodeptr++) = 0x11;
2100         emit_membase(cd, (basereg),(disp),(reg));
2101 }
2102
2103
2104 /* Always emit a REX byte, because the instruction size can be smaller when   */
2105 /* all register indexes are smaller than 7.                                   */
2106 void emit_movsd_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2107         *(cd->mcodeptr++) = 0xf2;
2108         emit_byte_rex((reg),0,(basereg));
2109         *(cd->mcodeptr++) = 0x0f;
2110         *(cd->mcodeptr++) = 0x11;
2111         emit_membase32(cd, (basereg),(disp),(reg));
2112 }
2113
2114
2115 void emit_movss_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2116         *(cd->mcodeptr++) = 0xf3;
2117         emit_rex(0,(dreg),0,(basereg));
2118         *(cd->mcodeptr++) = 0x0f;
2119         *(cd->mcodeptr++) = 0x10;
2120         emit_membase(cd, (basereg),(disp),(dreg));
2121 }
2122
2123
2124 /* Always emit a REX byte, because the instruction size can be smaller when   */
2125 /* all register indexes are smaller than 7.                                   */
2126 void emit_movss_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2127         *(cd->mcodeptr++) = 0xf3;
2128         emit_byte_rex((dreg),0,(basereg));
2129         *(cd->mcodeptr++) = 0x0f;
2130         *(cd->mcodeptr++) = 0x10;
2131         emit_membase32(cd, (basereg),(disp),(dreg));
2132 }
2133
2134
2135 void emit_movlps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2136 {
2137         emit_rex(0,(dreg),0,(basereg));
2138         *(cd->mcodeptr++) = 0x0f;
2139         *(cd->mcodeptr++) = 0x12;
2140         emit_membase(cd, (basereg),(disp),(dreg));
2141 }
2142
2143
2144 void emit_movlps_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2145 {
2146         emit_rex(0,(reg),0,(basereg));
2147         *(cd->mcodeptr++) = 0x0f;
2148         *(cd->mcodeptr++) = 0x13;
2149         emit_membase(cd, (basereg),(disp),(reg));
2150 }
2151
2152
2153 void emit_movsd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2154         *(cd->mcodeptr++) = 0xf2;
2155         emit_rex(0,(dreg),0,(basereg));
2156         *(cd->mcodeptr++) = 0x0f;
2157         *(cd->mcodeptr++) = 0x10;
2158         emit_membase(cd, (basereg),(disp),(dreg));
2159 }
2160
2161
2162 /* Always emit a REX byte, because the instruction size can be smaller when   */
2163 /* all register indexes are smaller than 7.                                   */
2164 void emit_movsd_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2165         *(cd->mcodeptr++) = 0xf2;
2166         emit_byte_rex((dreg),0,(basereg));
2167         *(cd->mcodeptr++) = 0x0f;
2168         *(cd->mcodeptr++) = 0x10;
2169         emit_membase32(cd, (basereg),(disp),(dreg));
2170 }
2171
2172
2173 void emit_movlpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2174 {
2175         *(cd->mcodeptr++) = 0x66;
2176         emit_rex(0,(dreg),0,(basereg));
2177         *(cd->mcodeptr++) = 0x0f;
2178         *(cd->mcodeptr++) = 0x12;
2179         emit_membase(cd, (basereg),(disp),(dreg));
2180 }
2181
2182
2183 void emit_movlpd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2184 {
2185         *(cd->mcodeptr++) = 0x66;
2186         emit_rex(0,(reg),0,(basereg));
2187         *(cd->mcodeptr++) = 0x0f;
2188         *(cd->mcodeptr++) = 0x13;
2189         emit_membase(cd, (basereg),(disp),(reg));
2190 }
2191
2192
2193 void emit_movss_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2194         *(cd->mcodeptr++) = 0xf3;
2195         emit_rex(0,(reg),(indexreg),(basereg));
2196         *(cd->mcodeptr++) = 0x0f;
2197         *(cd->mcodeptr++) = 0x11;
2198         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2199 }
2200
2201
2202 void emit_movsd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2203         *(cd->mcodeptr++) = 0xf2;
2204         emit_rex(0,(reg),(indexreg),(basereg));
2205         *(cd->mcodeptr++) = 0x0f;
2206         *(cd->mcodeptr++) = 0x11;
2207         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2208 }
2209
2210
2211 void emit_movss_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2212         *(cd->mcodeptr++) = 0xf3;
2213         emit_rex(0,(dreg),(indexreg),(basereg));
2214         *(cd->mcodeptr++) = 0x0f;
2215         *(cd->mcodeptr++) = 0x10;
2216         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2217 }
2218
2219
2220 void emit_movsd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2221         *(cd->mcodeptr++) = 0xf2;
2222         emit_rex(0,(dreg),(indexreg),(basereg));
2223         *(cd->mcodeptr++) = 0x0f;
2224         *(cd->mcodeptr++) = 0x10;
2225         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2226 }
2227
2228
2229 void emit_mulss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2230         *(cd->mcodeptr++) = 0xf3;
2231         emit_rex(0,(dreg),0,(reg));
2232         *(cd->mcodeptr++) = 0x0f;
2233         *(cd->mcodeptr++) = 0x59;
2234         emit_reg((dreg),(reg));
2235 }
2236
2237
2238 void emit_mulsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2239         *(cd->mcodeptr++) = 0xf2;
2240         emit_rex(0,(dreg),0,(reg));
2241         *(cd->mcodeptr++) = 0x0f;
2242         *(cd->mcodeptr++) = 0x59;
2243         emit_reg((dreg),(reg));
2244 }
2245
2246
2247 void emit_subss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2248         *(cd->mcodeptr++) = 0xf3;
2249         emit_rex(0,(dreg),0,(reg));
2250         *(cd->mcodeptr++) = 0x0f;
2251         *(cd->mcodeptr++) = 0x5c;
2252         emit_reg((dreg),(reg));
2253 }
2254
2255
2256 void emit_subsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2257         *(cd->mcodeptr++) = 0xf2;
2258         emit_rex(0,(dreg),0,(reg));
2259         *(cd->mcodeptr++) = 0x0f;
2260         *(cd->mcodeptr++) = 0x5c;
2261         emit_reg((dreg),(reg));
2262 }
2263
2264
2265 void emit_ucomiss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2266         emit_rex(0,(dreg),0,(reg));
2267         *(cd->mcodeptr++) = 0x0f;
2268         *(cd->mcodeptr++) = 0x2e;
2269         emit_reg((dreg),(reg));
2270 }
2271
2272
2273 void emit_ucomisd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2274         *(cd->mcodeptr++) = 0x66;
2275         emit_rex(0,(dreg),0,(reg));
2276         *(cd->mcodeptr++) = 0x0f;
2277         *(cd->mcodeptr++) = 0x2e;
2278         emit_reg((dreg),(reg));
2279 }
2280
2281
2282 void emit_xorps_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2283         emit_rex(0,(dreg),0,(reg));
2284         *(cd->mcodeptr++) = 0x0f;
2285         *(cd->mcodeptr++) = 0x57;
2286         emit_reg((dreg),(reg));
2287 }
2288
2289
2290 void emit_xorps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2291         emit_rex(0,(dreg),0,(basereg));
2292         *(cd->mcodeptr++) = 0x0f;
2293         *(cd->mcodeptr++) = 0x57;
2294         emit_membase(cd, (basereg),(disp),(dreg));
2295 }
2296
2297
2298 void emit_xorpd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2299         *(cd->mcodeptr++) = 0x66;
2300         emit_rex(0,(dreg),0,(reg));
2301         *(cd->mcodeptr++) = 0x0f;
2302         *(cd->mcodeptr++) = 0x57;
2303         emit_reg((dreg),(reg));
2304 }
2305
2306
2307 void emit_xorpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2308         *(cd->mcodeptr++) = 0x66;
2309         emit_rex(0,(dreg),0,(basereg));
2310         *(cd->mcodeptr++) = 0x0f;
2311         *(cd->mcodeptr++) = 0x57;
2312         emit_membase(cd, (basereg),(disp),(dreg));
2313 }
2314
2315
2316 /* system instructions ********************************************************/
2317
2318 void emit_rdtsc(codegendata *cd)
2319 {
2320         *(cd->mcodeptr++) = 0x0f;
2321         *(cd->mcodeptr++) = 0x31;
2322 }
2323
2324
2325 /*
2326  * These are local overrides for various environment variables in Emacs.
2327  * Please do not remove this and leave it at the end of the file, where
2328  * Emacs will automagically detect them.
2329  * ---------------------------------------------------------------------
2330  * Local variables:
2331  * mode: c
2332  * indent-tabs-mode: t
2333  * c-basic-offset: 4
2334  * tab-width: 4
2335  * End:
2336  */