src/vm/jit/x86_64/emit.c

   1 /* src/vm/jit/x86_64/emit.c - x86_64 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    $Id: emit.c 7723 2007-04-16 18:03:08Z michi $
  26
  27 */
  28
  29 #include "config.h"
  30
  31 #include <assert.h>
  32
  33 #include "vm/types.h"
  34
  35 #include "md-abi.h"
  36
  37 #include "vm/jit/x86_64/codegen.h"
  38 #include "vm/jit/x86_64/emit.h"
  39
  40 #include "mm/memory.h"
  41
  42 #if defined(ENABLE_THREADS)
  43 # include "threads/native/lock.h"
  44 #endif
  45
  46 #include "vm/builtin.h"
  47 #include "vm/exceptions.h"
  48
  49 #include "vm/jit/abi.h"
  50 #include "vm/jit/abi-asm.h"
  51 #include "vm/jit/asmpart.h"
  52 #include "vm/jit/codegen-common.h"
  53 #include "vm/jit/emit-common.h"
  54 #include "vm/jit/jit.h"
  55 #include "vm/jit/replace.h"
  56
  57 #include "vmcore/options.h"
  58
  59
  60 /* emit_load *******************************************************************
  61
  62    Emits a possible load of an operand.
  63
  64 *******************************************************************************/
  65
  66 s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  67 {
  68         codegendata  *cd;
  69         s4            disp;
  70         s4            reg;
  71
  72         /* get required compiler data */
  73
  74         cd = jd->cd;
  75
  76         if (IS_INMEMORY(src->flags)) {
  77                 COUNT_SPILLS;
  78
  79                 disp = src->vv.regoff * 8;
  80
  81                 switch (src->type) {
  82                 case TYPE_INT:
  83                         M_ILD(tempreg, REG_SP, disp);
  84                         break;
  85                 case TYPE_LNG:
  86                 case TYPE_ADR:
  87                         M_LLD(tempreg, REG_SP, disp);
  88                         break;
  89                 case TYPE_FLT:
  90                         M_FLD(tempreg, REG_SP, disp);
  91                         break;
  92                 case TYPE_DBL:
  93                         M_DLD(tempreg, REG_SP, disp);
  94                         break;
  95                 default:
  96                         vm_abort("emit_load: unknown type %d", src->type);
  97                 }
  98
  99                 reg = tempreg;
 100         }
 101         else
 102                 reg = src->vv.regoff;
 103
 104         return reg;
 105 }
 106
 107
 108 /* emit_store ******************************************************************
 109
 110    This function generates the code to store the result of an
 111    operation back into a spilled pseudo-variable.  If the
 112    pseudo-variable has not been spilled in the first place, this
 113    function will generate nothing.
 114
 115 *******************************************************************************/
 116
 117 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 118 {
 119         codegendata  *cd;
 120         s4            disp;
 121 #if 0
 122         s4            s;
 123         u2            opcode;
 124 #endif
 125
 126         /* get required compiler data */
 127
 128         cd = jd->cd;
 129
 130 #if 0
 131         /* do we have to generate a conditional move? */
 132
 133         if ((iptr != NULL) && (iptr->opc & ICMD_CONDITION_MASK)) {
 134                 /* the passed register d is actually the source register */
 135
 136                 s = d;
 137
 138                 /* Only pass the opcode to codegen_reg_of_var to get the real
 139                    destination register. */
 140
 141                 opcode = iptr->opc & ICMD_OPCODE_MASK;
 142
 143                 /* get the real destination register */
 144
 145                 d = codegen_reg_of_var(rd, opcode, dst, REG_ITMP1);
 146
 147                 /* and emit the conditional move */
 148
 149                 emit_cmovxx(cd, iptr, s, d);
 150         }
 151 #endif
 152
 153         if (IS_INMEMORY(dst->flags)) {
 154                 COUNT_SPILLS;
 155
 156                 disp = dst->vv.regoff * 8;
 157
 158                 switch (dst->type) {
 159                 case TYPE_INT:
 160                 case TYPE_LNG:
 161                 case TYPE_ADR:
 162                         M_LST(d, REG_SP, disp);
 163                         break;
 164                 case TYPE_FLT:
 165                         M_FST(d, REG_SP, disp);
 166                         break;
 167                 case TYPE_DBL:
 168                         M_DST(d, REG_SP, disp);
 169                         break;
 170                 default:
 171                         vm_abort("emit_store: unknown type %d", dst->type);
 172                 }
 173         }
 174 }
 175
 176
 177 /* emit_copy *******************************************************************
 178
 179    Generates a register/memory to register/memory copy.
 180
 181 *******************************************************************************/
 182
 183 void emit_copy(jitdata *jd, instruction *iptr, varinfo *src, varinfo *dst)
 184 {
 185         codegendata  *cd;
 186         s4            s1, d;
 187
 188         /* get required compiler data */
 189
 190         cd = jd->cd;
 191
 192         if ((src->vv.regoff != dst->vv.regoff) ||
 193                 ((src->flags ^ dst->flags) & INMEMORY)) {
 194
 195                 /* If one of the variables resides in memory, we can eliminate
 196                    the register move from/to the temporary register with the
 197                    order of getting the destination register and the load. */
 198
 199                 if (IS_INMEMORY(src->flags)) {
 200                         d = codegen_reg_of_var(iptr->opc, dst, REG_IFTMP);
 201                         s1 = emit_load(jd, iptr, src, d);
 202                 }
 203                 else {
 204                         s1 = emit_load(jd, iptr, src, REG_IFTMP);
 205                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 206                 }
 207
 208                 if (s1 != d) {
 209                         switch (src->type) {
 210                         case TYPE_INT:
 211                         case TYPE_LNG:
 212                         case TYPE_ADR:
 213                                 M_MOV(s1, d);
 214                                 break;
 215                         case TYPE_FLT:
 216                         case TYPE_DBL:
 217                                 M_FMOV(s1, d);
 218                                 break;
 219                         default:
 220                                 vm_abort("emit_copy: unknown type %d", src->type);
 221                         }
 222                 }
 223
 224                 emit_store(jd, iptr, dst, d);
 225         }
 226 }
 227
 228
 229 void emit_cmovxx(codegendata *cd, instruction *iptr, s4 s, s4 d)
 230 {
 231 #if 0
 232         switch (iptr->flags.fields.condition) {
 233         case ICMD_IFEQ:
 234                 M_CMOVEQ(s, d);
 235                 break;
 236         case ICMD_IFNE:
 237                 M_CMOVNE(s, d);
 238                 break;
 239         case ICMD_IFLT:
 240                 M_CMOVLT(s, d);
 241                 break;
 242         case ICMD_IFGE:
 243                 M_CMOVGE(s, d);
 244                 break;
 245         case ICMD_IFGT:
 246                 M_CMOVGT(s, d);
 247                 break;
 248         case ICMD_IFLE:
 249                 M_CMOVLE(s, d);
 250                 break;
 251         }
 252 #endif
 253 }
 254
 255
 256 /* emit_branch *****************************************************************
 257
 258    Emits the code for conditional and unconditional branchs.
 259
 260 *******************************************************************************/
 261
 262 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 263 {
 264         s4 branchdisp;
 265
 266         /* NOTE: A displacement overflow cannot happen. */
 267
 268         /* check which branch to generate */
 269
 270         if (condition == BRANCH_UNCONDITIONAL) {
 271
 272                 /* calculate the different displacements */
 273
 274                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 275
 276                 M_JMP_IMM(branchdisp);
 277         }
 278         else {
 279                 /* calculate the different displacements */
 280
 281                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 282
 283                 switch (condition) {
 284                 case BRANCH_EQ:
 285                         M_BEQ(branchdisp);
 286                         break;
 287                 case BRANCH_NE:
 288                         M_BNE(branchdisp);
 289                         break;
 290                 case BRANCH_LT:
 291                         M_BLT(branchdisp);
 292                         break;
 293                 case BRANCH_GE:
 294                         M_BGE(branchdisp);
 295                         break;
 296                 case BRANCH_GT:
 297                         M_BGT(branchdisp);
 298                         break;
 299                 case BRANCH_LE:
 300                         M_BLE(branchdisp);
 301                         break;
 302                 case BRANCH_ULT:
 303                         M_BULT(branchdisp);
 304                         break;
 305                 case BRANCH_ULE:
 306                         M_BULE(branchdisp);
 307                         break;
 308                 case BRANCH_UGE:
 309                         M_BUGE(branchdisp);
 310                         break;
 311                 case BRANCH_UGT:
 312                         M_BUGT(branchdisp);
 313                         break;
 314                 default:
 315                         vm_abort("emit_branch: unknown condition %d", condition);
 316                 }
 317         }
 318 }
 319
 320
 321 /* emit_arithmetic_check *******************************************************
 322
 323    Emit an ArithmeticException check.
 324
 325 *******************************************************************************/
 326
 327 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 328 {
 329         if (INSTRUCTION_MUST_CHECK(iptr)) {
 330                 M_TEST(reg);
 331                 M_BNE(8);
 332                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_ARITHMETIC);
 333         }
 334 }
 335
 336
 337 /* emit_arrayindexoutofbounds_check ********************************************
 338
 339    Emit a ArrayIndexOutOfBoundsException check.
 340
 341 *******************************************************************************/
 342
 343 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 344 {
 345         if (INSTRUCTION_MUST_CHECK(iptr)) {
 346         M_ILD(REG_ITMP3, s1, OFFSET(java_arrayheader, size));
 347         M_ICMP(REG_ITMP3, s2);
 348                 M_BULT(8);
 349                 M_ALD_MEM(s2, EXCEPTION_HARDWARE_ARRAYINDEXOUTOFBOUNDS);
 350         }
 351 }
 352
 353
 354 /* emit_classcast_check ********************************************************
 355
 356    Emit a ClassCastException check.
 357
 358 *******************************************************************************/
 359
 360 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 361 {
 362         if (INSTRUCTION_MUST_CHECK(iptr)) {
 363                 switch (condition) {
 364                 case BRANCH_LE:
 365                         M_BGT(8);
 366                         break;
 367                 case BRANCH_EQ:
 368                         M_BNE(8);
 369                         break;
 370                 case BRANCH_UGT:
 371                         M_BULE(8);
 372                         break;
 373                 default:
 374                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 375                 }
 376                 M_ALD_MEM(s1, EXCEPTION_HARDWARE_CLASSCAST);
 377         }
 378 }
 379
 380
 381 /* emit_nullpointer_check ******************************************************
 382
 383    Emit a NullPointerException check.
 384
 385 *******************************************************************************/
 386
 387 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 388 {
 389         if (INSTRUCTION_MUST_CHECK(iptr)) {
 390                 M_TEST(reg);
 391                 M_BNE(8);
 392                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_NULLPOINTER);
 393         }
 394 }
 395
 396
 397 /* emit_exception_check ********************************************************
 398
 399    Emit an Exception check.
 400
 401 *******************************************************************************/
 402
 403 void emit_exception_check(codegendata *cd, instruction *iptr)
 404 {
 405         if (INSTRUCTION_MUST_CHECK(iptr)) {
 406                 M_TEST(REG_RESULT);
 407                 M_BNE(8);
 408                 M_ALD_MEM(REG_RESULT, EXCEPTION_HARDWARE_EXCEPTION);
 409         }
 410 }
 411
 412
 413 /* emit_patcher_stubs **********************************************************
 414
 415    Generates the code for the patcher stubs.
 416
 417 *******************************************************************************/
 418
 419 void emit_patcher_stubs(jitdata *jd)
 420 {
 421         codegendata *cd;
 422         patchref    *pref;
 423         u8           mcode;
 424         u1          *savedmcodeptr;
 425         u1          *tmpmcodeptr;
 426         s4           targetdisp;
 427         s4           disp;
 428
 429         /* get required compiler data */
 430
 431         cd = jd->cd;
 432
 433         /* generate code patching stub call code */
 434
 435         targetdisp = 0;
 436
 437         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 438                 /* check size of code segment */
 439
 440                 MCODECHECK(512);
 441
 442                 /* Get machine code which is patched back in later. A
 443                    `call rel32' is 5 bytes long (but read 8 bytes). */
 444
 445                 savedmcodeptr = cd->mcodebase + pref->branchpos;
 446                 mcode = *((u8 *) savedmcodeptr);
 447
 448                 /* patch in `call rel32' to call the following code */
 449
 450                 tmpmcodeptr  = cd->mcodeptr;    /* save current mcodeptr              */
 451                 cd->mcodeptr = savedmcodeptr;   /* set mcodeptr to patch position     */
 452
 453                 M_CALL_IMM(tmpmcodeptr - (savedmcodeptr + PATCHER_CALL_SIZE));
 454
 455                 cd->mcodeptr = tmpmcodeptr;     /* restore the current mcodeptr       */
 456
 457                 /* move pointer to java_objectheader onto stack */
 458
 459 #if defined(ENABLE_THREADS)
 460                 /* create a virtual java_objectheader */
 461
 462                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 463                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 464                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 465
 466                 emit_lea_membase_reg(cd, RIP, -((cd->mcodeptr + 7) - cd->mcodebase) + disp, REG_ITMP3);
 467                 M_PUSH(REG_ITMP3);
 468 #else
 469                 M_PUSH_IMM(0);
 470 #endif
 471
 472                 /* move machine code bytes and classinfo pointer into registers */
 473
 474                 M_MOV_IMM(mcode, REG_ITMP3);
 475                 M_PUSH(REG_ITMP3);
 476
 477                 M_MOV_IMM(pref->ref, REG_ITMP3);
 478                 M_PUSH(REG_ITMP3);
 479
 480                 M_MOV_IMM(pref->disp, REG_ITMP3);
 481                 M_PUSH(REG_ITMP3);
 482
 483                 M_MOV_IMM(pref->patcher, REG_ITMP3);
 484                 M_PUSH(REG_ITMP3);
 485
 486                 if (targetdisp == 0) {
 487                         targetdisp = cd->mcodeptr - cd->mcodebase;
 488
 489                         M_MOV_IMM(asm_patcher_wrapper, REG_ITMP3);
 490                         M_JMP(REG_ITMP3);
 491                 }
 492                 else {
 493                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 494                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 495                 }
 496         }
 497 }
 498
 499
 500 /* emit_replacement_stubs ******************************************************
 501
 502    Generates the code for the replacement stubs.
 503
 504 *******************************************************************************/
 505
 506 #if defined(ENABLE_REPLACEMENT)
 507 void emit_replacement_stubs(jitdata *jd)
 508 {
 509         codegendata *cd;
 510         codeinfo    *code;
 511         rplpoint    *rplp;
 512         s4           i;
 513 #if !defined(NDEBUG)
 514         u1          *savedmcodeptr;
 515 #endif
 516
 517         /* get required compiler data */
 518
 519         cd   = jd->cd;
 520         code = jd->code;
 521
 522         rplp = code->rplpoints;
 523
 524         /* store beginning of replacement stubs */
 525
 526         code->replacementstubs = (u1*) (cd->mcodeptr - cd->mcodebase);
 527
 528         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
 529                 /* do not generate stubs for non-trappable points */
 530
 531                 if (rplp->flags & RPLPOINT_FLAG_NOTRAP)
 532                         continue;
 533
 534                 /* check code segment size */
 535
 536                 MCODECHECK(512);
 537
 538                 /* note start of stub code */
 539
 540 #if !defined(NDEBUG)
 541                 savedmcodeptr = cd->mcodeptr;
 542 #endif
 543
 544                 /* push address of `rplpoint` struct */
 545
 546                 M_MOV_IMM(rplp, REG_ITMP3);
 547                 M_PUSH(REG_ITMP3);
 548
 549                 /* jump to replacement function */
 550
 551                 M_MOV_IMM(asm_replacement_out, REG_ITMP3);
 552                 M_PUSH(REG_ITMP3);
 553                 M_RET;
 554
 555                 assert((cd->mcodeptr - savedmcodeptr) == REPLACEMENT_STUB_SIZE);
 556         }
 557 }
 558 #endif /* defined(ENABLE_REPLACEMENT) */
 559
 560
 561 /* emit_verbosecall_enter ******************************************************
 562
 563    Generates the code for the call trace.
 564
 565 *******************************************************************************/
 566
 567 #if !defined(NDEBUG)
 568 void emit_verbosecall_enter(jitdata *jd)
 569 {
 570         methodinfo   *m;
 571         codegendata  *cd;
 572         registerdata *rd;
 573         methoddesc   *md;
 574         s4            i, j, k;
 575
 576         /* get required compiler data */
 577
 578         m  = jd->m;
 579         cd = jd->cd;
 580         rd = jd->rd;
 581
 582         md = m->parseddesc;
 583
 584         /* mark trace code */
 585
 586         M_NOP;
 587
 588         /* additional +1 is for 16-byte stack alignment */
 589
 590         M_LSUB_IMM((ARG_CNT + TMP_CNT + 1 + 1) * 8, REG_SP);
 591
 592         /* save argument registers */
 593
 594         for (i = 0; i < INT_ARG_CNT; i++)
 595                 M_LST(abi_registers_integer_argument[i], REG_SP, (1 + i) * 8);
 596
 597         for (i = 0; i < FLT_ARG_CNT; i++)
 598                 M_DST(abi_registers_float_argument[i], REG_SP, (1 + INT_ARG_CNT + i) * 8);
 599
 600         /* save temporary registers for leaf methods */
 601
 602         if (jd->isleafmethod) {
 603                 for (i = 0; i < INT_TMP_CNT; i++)
 604                         M_LST(rd->tmpintregs[i], REG_SP, (1 + ARG_CNT + i) * 8);
 605
 606                 for (i = 0; i < FLT_TMP_CNT; i++)
 607                         M_DST(rd->tmpfltregs[i], REG_SP, (1 + ARG_CNT + INT_TMP_CNT + i) * 8);
 608         }
 609
 610         /* show integer hex code for float arguments */
 611
 612         for (i = 0, j = 0; i < md->paramcount && i < INT_ARG_CNT; i++) {
 613                 /* If the paramtype is a float, we have to right shift all
 614                    following integer registers. */
 615
 616                 if (IS_FLT_DBL_TYPE(md->paramtypes[i].type)) {
 617                         for (k = INT_ARG_CNT - 2; k >= i; k--)
 618                                 M_MOV(abi_registers_integer_argument[k],
 619                                           abi_registers_integer_argument[k + 1]);
 620
 621                         emit_movd_freg_reg(cd, abi_registers_float_argument[j],
 622                                                            abi_registers_integer_argument[i]);
 623                         j++;
 624                 }
 625         }
 626
 627         M_MOV_IMM(m, REG_ITMP2);
 628         M_AST(REG_ITMP2, REG_SP, 0 * 8);
 629         M_MOV_IMM(builtin_verbosecall_enter, REG_ITMP1);
 630         M_CALL(REG_ITMP1);
 631
 632         /* restore argument registers */
 633
 634         for (i = 0; i < INT_ARG_CNT; i++)
 635                 M_LLD(abi_registers_integer_argument[i], REG_SP, (1 + i) * 8);
 636
 637         for (i = 0; i < FLT_ARG_CNT; i++)
 638                 M_DLD(abi_registers_float_argument[i], REG_SP, (1 + INT_ARG_CNT + i) * 8);
 639
 640         /* restore temporary registers for leaf methods */
 641
 642         if (jd->isleafmethod) {
 643                 for (i = 0; i < INT_TMP_CNT; i++)
 644                         M_LLD(rd->tmpintregs[i], REG_SP, (1 + ARG_CNT + i) * 8);
 645
 646                 for (i = 0; i < FLT_TMP_CNT; i++)
 647                         M_DLD(rd->tmpfltregs[i], REG_SP, (1 + ARG_CNT + INT_TMP_CNT + i) * 8);
 648         }
 649
 650         M_LADD_IMM((ARG_CNT + TMP_CNT + 1 + 1) * 8, REG_SP);
 651
 652         /* mark trace code */
 653
 654         M_NOP;
 655 }
 656 #endif /* !defined(NDEBUG) */
 657
 658
 659 /* emit_verbosecall_exit *******************************************************
 660
 661    Generates the code for the call trace.
 662
 663 *******************************************************************************/
 664
 665 #if !defined(NDEBUG)
 666 void emit_verbosecall_exit(jitdata *jd)
 667 {
 668         methodinfo   *m;
 669         codegendata  *cd;
 670         registerdata *rd;
 671
 672         /* get required compiler data */
 673
 674         m  = jd->m;
 675         cd = jd->cd;
 676         rd = jd->rd;
 677
 678         /* mark trace code */
 679
 680         M_NOP;
 681
 682         M_ASUB_IMM(2 * 8, REG_SP);
 683
 684         M_LST(REG_RESULT, REG_SP, 0 * 8);
 685         M_DST(REG_FRESULT, REG_SP, 1 * 8);
 686
 687         M_INTMOVE(REG_RESULT, REG_A0);
 688         M_FLTMOVE(REG_FRESULT, REG_FA0);
 689         M_FLTMOVE(REG_FRESULT, REG_FA1);
 690         M_MOV_IMM(m, REG_A1);
 691
 692         M_MOV_IMM(builtin_verbosecall_exit, REG_ITMP1);
 693         M_CALL(REG_ITMP1);
 694
 695         M_LLD(REG_RESULT, REG_SP, 0 * 8);
 696         M_DLD(REG_FRESULT, REG_SP, 1 * 8);
 697
 698         M_AADD_IMM(2 * 8, REG_SP);
 699
 700         /* mark trace code */
 701
 702         M_NOP;
 703 }
 704 #endif /* !defined(NDEBUG) */
 705
 706
 707 /* code generation functions **************************************************/
 708
 709 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 710 {
 711         if ((basereg == REG_SP) || (basereg == R12)) {
 712                 if (disp == 0) {
 713                         emit_address_byte(0, dreg, REG_SP);
 714                         emit_address_byte(0, REG_SP, REG_SP);
 715
 716                 } else if (IS_IMM8(disp)) {
 717                         emit_address_byte(1, dreg, REG_SP);
 718                         emit_address_byte(0, REG_SP, REG_SP);
 719                         emit_imm8(disp);
 720
 721                 } else {
 722                         emit_address_byte(2, dreg, REG_SP);
 723                         emit_address_byte(0, REG_SP, REG_SP);
 724                         emit_imm32(disp);
 725                 }
 726
 727         } else if ((disp) == 0 && (basereg) != RBP && (basereg) != R13) {
 728                 emit_address_byte(0,(dreg),(basereg));
 729
 730         } else if ((basereg) == RIP) {
 731                 emit_address_byte(0, dreg, RBP);
 732                 emit_imm32(disp);
 733
 734         } else {
 735                 if (IS_IMM8(disp)) {
 736                         emit_address_byte(1, dreg, basereg);
 737                         emit_imm8(disp);
 738
 739                 } else {
 740                         emit_address_byte(2, dreg, basereg);
 741                         emit_imm32(disp);
 742                 }
 743         }
 744 }
 745
 746
 747 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 748 {
 749         if ((basereg == REG_SP) || (basereg == R12)) {
 750                 emit_address_byte(2, dreg, REG_SP);
 751                 emit_address_byte(0, REG_SP, REG_SP);
 752                 emit_imm32(disp);
 753         }
 754         else {
 755                 emit_address_byte(2, dreg, basereg);
 756                 emit_imm32(disp);
 757         }
 758 }
 759
 760
 761 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 762 {
 763         if (basereg == -1) {
 764                 emit_address_byte(0, reg, 4);
 765                 emit_address_byte(scale, indexreg, 5);
 766                 emit_imm32(disp);
 767         }
 768         else if ((disp == 0) && (basereg != RBP) && (basereg != R13)) {
 769                 emit_address_byte(0, reg, 4);
 770                 emit_address_byte(scale, indexreg, basereg);
 771         }
 772         else if (IS_IMM8(disp)) {
 773                 emit_address_byte(1, reg, 4);
 774                 emit_address_byte(scale, indexreg, basereg);
 775                 emit_imm8(disp);
 776         }
 777         else {
 778                 emit_address_byte(2, reg, 4);
 779                 emit_address_byte(scale, indexreg, basereg);
 780                 emit_imm32(disp);
 781         }
 782 }
 783
 784
 785 void emit_ishift(jitdata *jd, s4 shift_op, instruction *iptr)
 786 {
 787         s4 s1, s2, d, d_old;
 788         varinfo *v_s1,*v_s2,*v_dst;
 789         codegendata *cd;
 790
 791         /* get required compiler data */
 792
 793         cd = jd->cd;
 794
 795         v_s1  = VAROP(iptr->s1);
 796         v_s2  = VAROP(iptr->sx.s23.s2);
 797         v_dst = VAROP(iptr->dst);
 798
 799         s1 = v_s1->vv.regoff;
 800         s2 = v_s2->vv.regoff;
 801         d  = v_dst->vv.regoff;
 802
 803         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 804
 805         if (IS_INMEMORY(v_dst->flags)) {
 806                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 807                         if (s1 == d) {
 808                                 M_ILD(RCX, REG_SP, s2 * 8);
 809                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 810
 811                         } else {
 812                                 M_ILD(RCX, REG_SP, s2 * 8);
 813                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 814                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 815                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 816                         }
 817
 818                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 819                         /* s1 may be equal to RCX */
 820                         if (s1 == RCX) {
 821                                 if (s2 == d) {
 822                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 823                                         M_IST(s1, REG_SP, d * 8);
 824                                         M_INTMOVE(REG_ITMP1, RCX);
 825
 826                                 } else {
 827                                         M_IST(s1, REG_SP, d * 8);
 828                                         M_ILD(RCX, REG_SP, s2 * 8);
 829                                 }
 830
 831                         } else {
 832                                 M_ILD(RCX, REG_SP, s2 * 8);
 833                                 M_IST(s1, REG_SP, d * 8);
 834                         }
 835
 836                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 837
 838                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 839                         if (s1 == d) {
 840                                 M_INTMOVE(s2, RCX);
 841                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 842
 843                         } else {
 844                                 M_INTMOVE(s2, RCX);
 845                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 846                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 847                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 848                         }
 849
 850                 } else {
 851                         /* s1 may be equal to RCX */
 852                         M_IST(s1, REG_SP, d * 8);
 853                         M_INTMOVE(s2, RCX);
 854                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 855                 }
 856
 857                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 858
 859         } else {
 860                 d_old = d;
 861                 if (d == RCX) {
 862                         d = REG_ITMP3;
 863                 }
 864
 865                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 866                         M_ILD(RCX, REG_SP, s2 * 8);
 867                         M_ILD(d, REG_SP, s1 * 8);
 868                         emit_shiftl_reg(cd, shift_op, d);
 869
 870                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 871                         /* s1 may be equal to RCX */
 872                         M_INTMOVE(s1, d);
 873                         M_ILD(RCX, REG_SP, s2 * 8);
 874                         emit_shiftl_reg(cd, shift_op, d);
 875
 876                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 877                         M_INTMOVE(s2, RCX);
 878                         M_ILD(d, REG_SP, s1 * 8);
 879                         emit_shiftl_reg(cd, shift_op, d);
 880
 881                 } else {
 882                         /* s1 may be equal to RCX */
 883                         if (s1 == RCX) {
 884                                 if (s2 == d) {
 885                                         /* d cannot be used to backup s1 since this would
 886                                            overwrite s2. */
 887                                         M_INTMOVE(s1, REG_ITMP3);
 888                                         M_INTMOVE(s2, RCX);
 889                                         M_INTMOVE(REG_ITMP3, d);
 890
 891                                 } else {
 892                                         M_INTMOVE(s1, d);
 893                                         M_INTMOVE(s2, RCX);
 894                                 }
 895
 896                         } else {
 897                                 /* d may be equal to s2 */
 898                                 M_INTMOVE(s2, RCX);
 899                                 M_INTMOVE(s1, d);
 900                         }
 901                         emit_shiftl_reg(cd, shift_op, d);
 902                 }
 903
 904                 if (d_old == RCX)
 905                         M_INTMOVE(REG_ITMP3, RCX);
 906                 else
 907                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
 908         }
 909 }
 910
 911
 912 void emit_lshift(jitdata *jd, s4 shift_op, instruction *iptr)
 913 {
 914         s4 s1, s2, d, d_old;
 915         varinfo *v_s1,*v_s2,*v_dst;
 916         codegendata *cd;
 917
 918         /* get required compiler data */
 919
 920         cd = jd->cd;
 921
 922         v_s1  = VAROP(iptr->s1);
 923         v_s2  = VAROP(iptr->sx.s23.s2);
 924         v_dst = VAROP(iptr->dst);
 925
 926         s1 = v_s1->vv.regoff;
 927         s2 = v_s2->vv.regoff;
 928         d  = v_dst->vv.regoff;
 929
 930         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 931
 932         if (IS_INMEMORY(v_dst->flags)) {
 933                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 934                         if (s1 == d) {
 935                                 M_ILD(RCX, REG_SP, s2 * 8);
 936                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 937
 938                         } else {
 939                                 M_ILD(RCX, REG_SP, s2 * 8);
 940                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 941                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 942                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 943                         }
 944
 945                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 946                         /* s1 may be equal to RCX */
 947                         if (s1 == RCX) {
 948                                 if (s2 == d) {
 949                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 950                                         M_LST(s1, REG_SP, d * 8);
 951                                         M_INTMOVE(REG_ITMP1, RCX);
 952
 953                                 } else {
 954                                         M_LST(s1, REG_SP, d * 8);
 955                                         M_ILD(RCX, REG_SP, s2 * 8);
 956                                 }
 957
 958                         } else {
 959                                 M_ILD(RCX, REG_SP, s2 * 8);
 960                                 M_LST(s1, REG_SP, d * 8);
 961                         }
 962
 963                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 964
 965                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 966                         if (s1 == d) {
 967                                 M_INTMOVE(s2, RCX);
 968                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 969
 970                         } else {
 971                                 M_INTMOVE(s2, RCX);
 972                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 973                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 974                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 975                         }
 976
 977                 } else {
 978                         /* s1 may be equal to RCX */
 979                         M_LST(s1, REG_SP, d * 8);
 980                         M_INTMOVE(s2, RCX);
 981                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 982                 }
 983
 984                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 985
 986         } else {
 987                 d_old = d;
 988                 if (d == RCX) {
 989                         d = REG_ITMP3;
 990                 }
 991
 992                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 993                         M_ILD(RCX, REG_SP, s2 * 8);
 994                         M_LLD(d, REG_SP, s1 * 8);
 995                         emit_shift_reg(cd, shift_op, d);
 996
 997                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 998                         /* s1 may be equal to RCX */
 999                         M_INTMOVE(s1, d);
1000                         M_ILD(RCX, REG_SP, s2 * 8);
1001                         emit_shift_reg(cd, shift_op, d);
1002
1003                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
1004                         M_INTMOVE(s2, RCX);
1005                         M_LLD(d, REG_SP, s1 * 8);
1006                         emit_shift_reg(cd, shift_op, d);
1007
1008                 } else {
1009                         /* s1 may be equal to RCX */
1010                         if (s1 == RCX) {
1011                                 if (s2 == d) {
1012                                         /* d cannot be used to backup s1 since this would
1013                                            overwrite s2. */
1014                                         M_INTMOVE(s1, REG_ITMP3);
1015                                         M_INTMOVE(s2, RCX);
1016                                         M_INTMOVE(REG_ITMP3, d);
1017
1018                                 } else {
1019                                         M_INTMOVE(s1, d);
1020                                         M_INTMOVE(s2, RCX);
1021                                 }
1022
1023                         } else {
1024                                 /* d may be equal to s2 */
1025                                 M_INTMOVE(s2, RCX);
1026                                 M_INTMOVE(s1, d);
1027                         }
1028                         emit_shift_reg(cd, shift_op, d);
1029                 }
1030
1031                 if (d_old == RCX)
1032                         M_INTMOVE(REG_ITMP3, RCX);
1033                 else
1034                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
1035         }
1036 }
1037
1038
1039 /* low-level code emitter functions *******************************************/
1040
1041 void emit_mov_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1042 {
1043         emit_rex(1,(reg),0,(dreg));
1044         *(cd->mcodeptr++) = 0x89;
1045         emit_reg((reg),(dreg));
1046 }
1047
1048
1049 void emit_mov_imm_reg(codegendata *cd, s8 imm, s8 reg)
1050 {
1051         emit_rex(1,0,0,(reg));
1052         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1053         emit_imm64((imm));
1054 }
1055
1056
1057 void emit_movl_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1058 {
1059         emit_rex(0,(reg),0,(dreg));
1060         *(cd->mcodeptr++) = 0x89;
1061         emit_reg((reg),(dreg));
1062 }
1063
1064
1065 void emit_movl_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1066         emit_rex(0,0,0,(reg));
1067         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1068         emit_imm32((imm));
1069 }
1070
1071
1072 void emit_mov_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1073         emit_rex(1,(reg),0,(basereg));
1074         *(cd->mcodeptr++) = 0x8b;
1075         emit_membase(cd, (basereg),(disp),(reg));
1076 }
1077
1078
1079 /*
1080  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
1081  * constant membase immediate length of 32bit
1082  */
1083 void emit_mov_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1084         emit_rex(1,(reg),0,(basereg));
1085         *(cd->mcodeptr++) = 0x8b;
1086         emit_membase32(cd, (basereg),(disp),(reg));
1087 }
1088
1089
1090 void emit_movl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1091 {
1092         emit_rex(0,(reg),0,(basereg));
1093         *(cd->mcodeptr++) = 0x8b;
1094         emit_membase(cd, (basereg),(disp),(reg));
1095 }
1096
1097
1098 /* ATTENTION: Always emit a REX byte, because the instruction size can
1099    be smaller when all register indexes are smaller than 7. */
1100 void emit_movl_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1101 {
1102         emit_byte_rex((reg),0,(basereg));
1103         *(cd->mcodeptr++) = 0x8b;
1104         emit_membase32(cd, (basereg),(disp),(reg));
1105 }
1106
1107
1108 void emit_mov_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1109         emit_rex(1,(reg),0,(basereg));
1110         *(cd->mcodeptr++) = 0x89;
1111         emit_membase(cd, (basereg),(disp),(reg));
1112 }
1113
1114
1115 void emit_mov_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1116         emit_rex(1,(reg),0,(basereg));
1117         *(cd->mcodeptr++) = 0x89;
1118         emit_membase32(cd, (basereg),(disp),(reg));
1119 }
1120
1121
1122 void emit_movl_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1123         emit_rex(0,(reg),0,(basereg));
1124         *(cd->mcodeptr++) = 0x89;
1125         emit_membase(cd, (basereg),(disp),(reg));
1126 }
1127
1128
1129 /* Always emit a REX byte, because the instruction size can be smaller when   */
1130 /* all register indexes are smaller than 7.                                   */
1131 void emit_movl_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1132         emit_byte_rex((reg),0,(basereg));
1133         *(cd->mcodeptr++) = 0x89;
1134         emit_membase32(cd, (basereg),(disp),(reg));
1135 }
1136
1137
1138 void emit_mov_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1139         emit_rex(1,(reg),(indexreg),(basereg));
1140         *(cd->mcodeptr++) = 0x8b;
1141         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1142 }
1143
1144
1145 void emit_movl_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1146         emit_rex(0,(reg),(indexreg),(basereg));
1147         *(cd->mcodeptr++) = 0x8b;
1148         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1149 }
1150
1151
1152 void emit_mov_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1153         emit_rex(1,(reg),(indexreg),(basereg));
1154         *(cd->mcodeptr++) = 0x89;
1155         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1156 }
1157
1158
1159 void emit_movl_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1160         emit_rex(0,(reg),(indexreg),(basereg));
1161         *(cd->mcodeptr++) = 0x89;
1162         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1163 }
1164
1165
1166 void emit_movw_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1167         *(cd->mcodeptr++) = 0x66;
1168         emit_rex(0,(reg),(indexreg),(basereg));
1169         *(cd->mcodeptr++) = 0x89;
1170         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1171 }
1172
1173
1174 void emit_movb_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1175         emit_byte_rex((reg),(indexreg),(basereg));
1176         *(cd->mcodeptr++) = 0x88;
1177         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1178 }
1179
1180
1181 void emit_mov_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1182         emit_rex(1,0,0,(basereg));
1183         *(cd->mcodeptr++) = 0xc7;
1184         emit_membase(cd, (basereg),(disp),0);
1185         emit_imm32((imm));
1186 }
1187
1188
1189 void emit_mov_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1190         emit_rex(1,0,0,(basereg));
1191         *(cd->mcodeptr++) = 0xc7;
1192         emit_membase32(cd, (basereg),(disp),0);
1193         emit_imm32((imm));
1194 }
1195
1196
1197 void emit_movl_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1198         emit_rex(0,0,0,(basereg));
1199         *(cd->mcodeptr++) = 0xc7;
1200         emit_membase(cd, (basereg),(disp),0);
1201         emit_imm32((imm));
1202 }
1203
1204
1205 /* Always emit a REX byte, because the instruction size can be smaller when   */
1206 /* all register indexes are smaller than 7.                                   */
1207 void emit_movl_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1208         emit_byte_rex(0,0,(basereg));
1209         *(cd->mcodeptr++) = 0xc7;
1210         emit_membase32(cd, (basereg),(disp),0);
1211         emit_imm32((imm));
1212 }
1213
1214
1215 void emit_movsbq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1216 {
1217         emit_rex(1,(dreg),0,(reg));
1218         *(cd->mcodeptr++) = 0x0f;
1219         *(cd->mcodeptr++) = 0xbe;
1220         /* XXX: why do reg and dreg have to be exchanged */
1221         emit_reg((dreg),(reg));
1222 }
1223
1224
1225 void emit_movswq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1226 {
1227         emit_rex(1,(dreg),0,(reg));
1228         *(cd->mcodeptr++) = 0x0f;
1229         *(cd->mcodeptr++) = 0xbf;
1230         /* XXX: why do reg and dreg have to be exchanged */
1231         emit_reg((dreg),(reg));
1232 }
1233
1234
1235 void emit_movslq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1236 {
1237         emit_rex(1,(dreg),0,(reg));
1238         *(cd->mcodeptr++) = 0x63;
1239         /* XXX: why do reg and dreg have to be exchanged */
1240         emit_reg((dreg),(reg));
1241 }
1242
1243
1244 void emit_movzwq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1245 {
1246         emit_rex(1,(dreg),0,(reg));
1247         *(cd->mcodeptr++) = 0x0f;
1248         *(cd->mcodeptr++) = 0xb7;
1249         /* XXX: why do reg and dreg have to be exchanged */
1250         emit_reg((dreg),(reg));
1251 }
1252
1253
1254 void emit_movswq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1255         emit_rex(1,(reg),(indexreg),(basereg));
1256         *(cd->mcodeptr++) = 0x0f;
1257         *(cd->mcodeptr++) = 0xbf;
1258         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1259 }
1260
1261
1262 void emit_movsbq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1263         emit_rex(1,(reg),(indexreg),(basereg));
1264         *(cd->mcodeptr++) = 0x0f;
1265         *(cd->mcodeptr++) = 0xbe;
1266         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1267 }
1268
1269
1270 void emit_movzwq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1271         emit_rex(1,(reg),(indexreg),(basereg));
1272         *(cd->mcodeptr++) = 0x0f;
1273         *(cd->mcodeptr++) = 0xb7;
1274         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1275 }
1276
1277
1278 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1279 {
1280         emit_rex(1,0,(indexreg),(basereg));
1281         *(cd->mcodeptr++) = 0xc7;
1282         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1283         emit_imm32((imm));
1284 }
1285
1286
1287 void emit_movl_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1288 {
1289         emit_rex(0,0,(indexreg),(basereg));
1290         *(cd->mcodeptr++) = 0xc7;
1291         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1292         emit_imm32((imm));
1293 }
1294
1295
1296 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1297 {
1298         *(cd->mcodeptr++) = 0x66;
1299         emit_rex(0,0,(indexreg),(basereg));
1300         *(cd->mcodeptr++) = 0xc7;
1301         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1302         emit_imm16((imm));
1303 }
1304
1305
1306 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1307 {
1308         emit_rex(0,0,(indexreg),(basereg));
1309         *(cd->mcodeptr++) = 0xc6;
1310         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1311         emit_imm8((imm));
1312 }
1313
1314
1315 void emit_mov_mem_reg(codegendata *cd, s4 disp, s4 dreg)
1316 {
1317         emit_rex(1, dreg, 0, 0);
1318         *(cd->mcodeptr++) = 0x8b;
1319         emit_address_byte(0, dreg, 4);
1320         emit_mem(4, disp);
1321 }
1322
1323
1324 /*
1325  * alu operations
1326  */
1327 void emit_alu_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1328 {
1329         emit_rex(1,(reg),0,(dreg));
1330         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1331         emit_reg((reg),(dreg));
1332 }
1333
1334
1335 void emit_alul_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1336 {
1337         emit_rex(0,(reg),0,(dreg));
1338         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1339         emit_reg((reg),(dreg));
1340 }
1341
1342
1343 void emit_alu_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1344 {
1345         emit_rex(1,(reg),0,(basereg));
1346         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1347         emit_membase(cd, (basereg),(disp),(reg));
1348 }
1349
1350
1351 void emit_alul_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1352 {
1353         emit_rex(0,(reg),0,(basereg));
1354         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1355         emit_membase(cd, (basereg),(disp),(reg));
1356 }
1357
1358
1359 void emit_alu_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1360 {
1361         emit_rex(1,(reg),0,(basereg));
1362         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1363         emit_membase(cd, (basereg),(disp),(reg));
1364 }
1365
1366
1367 void emit_alul_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1368 {
1369         emit_rex(0,(reg),0,(basereg));
1370         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1371         emit_membase(cd, (basereg),(disp),(reg));
1372 }
1373
1374
1375 void emit_alu_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1376         if (IS_IMM8(imm)) {
1377                 emit_rex(1,0,0,(dreg));
1378                 *(cd->mcodeptr++) = 0x83;
1379                 emit_reg((opc),(dreg));
1380                 emit_imm8((imm));
1381         } else {
1382                 emit_rex(1,0,0,(dreg));
1383                 *(cd->mcodeptr++) = 0x81;
1384                 emit_reg((opc),(dreg));
1385                 emit_imm32((imm));
1386         }
1387 }
1388
1389
1390 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1391 {
1392         emit_rex(1,0,0,(dreg));
1393         *(cd->mcodeptr++) = 0x81;
1394         emit_reg((opc),(dreg));
1395         emit_imm32((imm));
1396 }
1397
1398
1399 void emit_alul_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1400 {
1401         emit_rex(0,0,0,(dreg));
1402         *(cd->mcodeptr++) = 0x81;
1403         emit_reg((opc),(dreg));
1404         emit_imm32((imm));
1405 }
1406
1407
1408 void emit_alul_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1409         if (IS_IMM8(imm)) {
1410                 emit_rex(0,0,0,(dreg));
1411                 *(cd->mcodeptr++) = 0x83;
1412                 emit_reg((opc),(dreg));
1413                 emit_imm8((imm));
1414         } else {
1415                 emit_rex(0,0,0,(dreg));
1416                 *(cd->mcodeptr++) = 0x81;
1417                 emit_reg((opc),(dreg));
1418                 emit_imm32((imm));
1419         }
1420 }
1421
1422
1423 void emit_alu_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1424         if (IS_IMM8(imm)) {
1425                 emit_rex(1,(basereg),0,0);
1426                 *(cd->mcodeptr++) = 0x83;
1427                 emit_membase(cd, (basereg),(disp),(opc));
1428                 emit_imm8((imm));
1429         } else {
1430                 emit_rex(1,(basereg),0,0);
1431                 *(cd->mcodeptr++) = 0x81;
1432                 emit_membase(cd, (basereg),(disp),(opc));
1433                 emit_imm32((imm));
1434         }
1435 }
1436
1437
1438 void emit_alul_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1439         if (IS_IMM8(imm)) {
1440                 emit_rex(0,(basereg),0,0);
1441                 *(cd->mcodeptr++) = 0x83;
1442                 emit_membase(cd, (basereg),(disp),(opc));
1443                 emit_imm8((imm));
1444         } else {
1445                 emit_rex(0,(basereg),0,0);
1446                 *(cd->mcodeptr++) = 0x81;
1447                 emit_membase(cd, (basereg),(disp),(opc));
1448                 emit_imm32((imm));
1449         }
1450 }
1451
1452
1453 void emit_test_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1454         emit_rex(1,(reg),0,(dreg));
1455         *(cd->mcodeptr++) = 0x85;
1456         emit_reg((reg),(dreg));
1457 }
1458
1459
1460 void emit_testl_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1461         emit_rex(0,(reg),0,(dreg));
1462         *(cd->mcodeptr++) = 0x85;
1463         emit_reg((reg),(dreg));
1464 }
1465
1466
1467 void emit_test_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1468         *(cd->mcodeptr++) = 0xf7;
1469         emit_reg(0,(reg));
1470         emit_imm32((imm));
1471 }
1472
1473
1474 void emit_testw_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1475         *(cd->mcodeptr++) = 0x66;
1476         *(cd->mcodeptr++) = 0xf7;
1477         emit_reg(0,(reg));
1478         emit_imm16((imm));
1479 }
1480
1481
1482 void emit_testb_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1483         *(cd->mcodeptr++) = 0xf6;
1484         emit_reg(0,(reg));
1485         emit_imm8((imm));
1486 }
1487
1488
1489 void emit_lea_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1490         emit_rex(1,(reg),0,(basereg));
1491         *(cd->mcodeptr++) = 0x8d;
1492         emit_membase(cd, (basereg),(disp),(reg));
1493 }
1494
1495
1496 void emit_leal_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1497         emit_rex(0,(reg),0,(basereg));
1498         *(cd->mcodeptr++) = 0x8d;
1499         emit_membase(cd, (basereg),(disp),(reg));
1500 }
1501
1502
1503
1504 void emit_incl_membase(codegendata *cd, s8 basereg, s8 disp)
1505 {
1506         emit_rex(0,0,0,(basereg));
1507         *(cd->mcodeptr++) = 0xff;
1508         emit_membase(cd, (basereg),(disp),0);
1509 }
1510
1511
1512
1513 void emit_cltd(codegendata *cd) {
1514     *(cd->mcodeptr++) = 0x99;
1515 }
1516
1517
1518 void emit_cqto(codegendata *cd) {
1519         emit_rex(1,0,0,0);
1520         *(cd->mcodeptr++) = 0x99;
1521 }
1522
1523
1524
1525 void emit_imul_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1526         emit_rex(1,(dreg),0,(reg));
1527         *(cd->mcodeptr++) = 0x0f;
1528         *(cd->mcodeptr++) = 0xaf;
1529         emit_reg((dreg),(reg));
1530 }
1531
1532
1533 void emit_imull_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1534         emit_rex(0,(dreg),0,(reg));
1535         *(cd->mcodeptr++) = 0x0f;
1536         *(cd->mcodeptr++) = 0xaf;
1537         emit_reg((dreg),(reg));
1538 }
1539
1540
1541 void emit_imul_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1542         emit_rex(1,(dreg),0,(basereg));
1543         *(cd->mcodeptr++) = 0x0f;
1544         *(cd->mcodeptr++) = 0xaf;
1545         emit_membase(cd, (basereg),(disp),(dreg));
1546 }
1547
1548
1549 void emit_imull_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1550         emit_rex(0,(dreg),0,(basereg));
1551         *(cd->mcodeptr++) = 0x0f;
1552         *(cd->mcodeptr++) = 0xaf;
1553         emit_membase(cd, (basereg),(disp),(dreg));
1554 }
1555
1556
1557 void emit_imul_imm_reg(codegendata *cd, s8 imm, s8 dreg) {
1558         if (IS_IMM8((imm))) {
1559                 emit_rex(1,0,0,(dreg));
1560                 *(cd->mcodeptr++) = 0x6b;
1561                 emit_reg(0,(dreg));
1562                 emit_imm8((imm));
1563         } else {
1564                 emit_rex(1,0,0,(dreg));
1565                 *(cd->mcodeptr++) = 0x69;
1566                 emit_reg(0,(dreg));
1567                 emit_imm32((imm));
1568         }
1569 }
1570
1571
1572 void emit_imul_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1573         if (IS_IMM8((imm))) {
1574                 emit_rex(1,(dreg),0,(reg));
1575                 *(cd->mcodeptr++) = 0x6b;
1576                 emit_reg((dreg),(reg));
1577                 emit_imm8((imm));
1578         } else {
1579                 emit_rex(1,(dreg),0,(reg));
1580                 *(cd->mcodeptr++) = 0x69;
1581                 emit_reg((dreg),(reg));
1582                 emit_imm32((imm));
1583         }
1584 }
1585
1586
1587 void emit_imull_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1588         if (IS_IMM8((imm))) {
1589                 emit_rex(0,(dreg),0,(reg));
1590                 *(cd->mcodeptr++) = 0x6b;
1591                 emit_reg((dreg),(reg));
1592                 emit_imm8((imm));
1593         } else {
1594                 emit_rex(0,(dreg),0,(reg));
1595                 *(cd->mcodeptr++) = 0x69;
1596                 emit_reg((dreg),(reg));
1597                 emit_imm32((imm));
1598         }
1599 }
1600
1601
1602 void emit_imul_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1603         if (IS_IMM8((imm))) {
1604                 emit_rex(1,(dreg),0,(basereg));
1605                 *(cd->mcodeptr++) = 0x6b;
1606                 emit_membase(cd, (basereg),(disp),(dreg));
1607                 emit_imm8((imm));
1608         } else {
1609                 emit_rex(1,(dreg),0,(basereg));
1610                 *(cd->mcodeptr++) = 0x69;
1611                 emit_membase(cd, (basereg),(disp),(dreg));
1612                 emit_imm32((imm));
1613         }
1614 }
1615
1616
1617 void emit_imull_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1618         if (IS_IMM8((imm))) {
1619                 emit_rex(0,(dreg),0,(basereg));
1620                 *(cd->mcodeptr++) = 0x6b;
1621                 emit_membase(cd, (basereg),(disp),(dreg));
1622                 emit_imm8((imm));
1623         } else {
1624                 emit_rex(0,(dreg),0,(basereg));
1625                 *(cd->mcodeptr++) = 0x69;
1626                 emit_membase(cd, (basereg),(disp),(dreg));
1627                 emit_imm32((imm));
1628         }
1629 }
1630
1631
1632 void emit_idiv_reg(codegendata *cd, s8 reg) {
1633         emit_rex(1,0,0,(reg));
1634         *(cd->mcodeptr++) = 0xf7;
1635         emit_reg(7,(reg));
1636 }
1637
1638
1639 void emit_idivl_reg(codegendata *cd, s8 reg) {
1640         emit_rex(0,0,0,(reg));
1641         *(cd->mcodeptr++) = 0xf7;
1642         emit_reg(7,(reg));
1643 }
1644
1645
1646
1647 void emit_ret(codegendata *cd) {
1648     *(cd->mcodeptr++) = 0xc3;
1649 }
1650
1651
1652
1653 /*
1654  * shift ops
1655  */
1656 void emit_shift_reg(codegendata *cd, s8 opc, s8 reg) {
1657         emit_rex(1,0,0,(reg));
1658         *(cd->mcodeptr++) = 0xd3;
1659         emit_reg((opc),(reg));
1660 }
1661
1662
1663 void emit_shiftl_reg(codegendata *cd, s8 opc, s8 reg) {
1664         emit_rex(0,0,0,(reg));
1665         *(cd->mcodeptr++) = 0xd3;
1666         emit_reg((opc),(reg));
1667 }
1668
1669
1670 void emit_shift_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1671         emit_rex(1,0,0,(basereg));
1672         *(cd->mcodeptr++) = 0xd3;
1673         emit_membase(cd, (basereg),(disp),(opc));
1674 }
1675
1676
1677 void emit_shiftl_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1678         emit_rex(0,0,0,(basereg));
1679         *(cd->mcodeptr++) = 0xd3;
1680         emit_membase(cd, (basereg),(disp),(opc));
1681 }
1682
1683
1684 void emit_shift_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1685         if ((imm) == 1) {
1686                 emit_rex(1,0,0,(dreg));
1687                 *(cd->mcodeptr++) = 0xd1;
1688                 emit_reg((opc),(dreg));
1689         } else {
1690                 emit_rex(1,0,0,(dreg));
1691                 *(cd->mcodeptr++) = 0xc1;
1692                 emit_reg((opc),(dreg));
1693                 emit_imm8((imm));
1694         }
1695 }
1696
1697
1698 void emit_shiftl_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1699         if ((imm) == 1) {
1700                 emit_rex(0,0,0,(dreg));
1701                 *(cd->mcodeptr++) = 0xd1;
1702                 emit_reg((opc),(dreg));
1703         } else {
1704                 emit_rex(0,0,0,(dreg));
1705                 *(cd->mcodeptr++) = 0xc1;
1706                 emit_reg((opc),(dreg));
1707                 emit_imm8((imm));
1708         }
1709 }
1710
1711
1712 void emit_shift_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1713         if ((imm) == 1) {
1714                 emit_rex(1,0,0,(basereg));
1715                 *(cd->mcodeptr++) = 0xd1;
1716                 emit_membase(cd, (basereg),(disp),(opc));
1717         } else {
1718                 emit_rex(1,0,0,(basereg));
1719                 *(cd->mcodeptr++) = 0xc1;
1720                 emit_membase(cd, (basereg),(disp),(opc));
1721                 emit_imm8((imm));
1722         }
1723 }
1724
1725
1726 void emit_shiftl_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1727         if ((imm) == 1) {
1728                 emit_rex(0,0,0,(basereg));
1729                 *(cd->mcodeptr++) = 0xd1;
1730                 emit_membase(cd, (basereg),(disp),(opc));
1731         } else {
1732                 emit_rex(0,0,0,(basereg));
1733                 *(cd->mcodeptr++) = 0xc1;
1734                 emit_membase(cd, (basereg),(disp),(opc));
1735                 emit_imm8((imm));
1736         }
1737 }
1738
1739
1740
1741 /*
1742  * jump operations
1743  */
1744 void emit_jmp_imm(codegendata *cd, s8 imm) {
1745         *(cd->mcodeptr++) = 0xe9;
1746         emit_imm32((imm));
1747 }
1748
1749
1750 void emit_jmp_reg(codegendata *cd, s8 reg) {
1751         emit_rex(0,0,0,(reg));
1752         *(cd->mcodeptr++) = 0xff;
1753         emit_reg(4,(reg));
1754 }
1755
1756
1757 void emit_jcc(codegendata *cd, s8 opc, s8 imm) {
1758         *(cd->mcodeptr++) = 0x0f;
1759         *(cd->mcodeptr++) = (0x80 + (opc));
1760         emit_imm32((imm));
1761 }
1762
1763
1764
1765 /*
1766  * conditional set and move operations
1767  */
1768
1769 /* we need the rex byte to get all low bytes */
1770 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1771 {
1772         *(cd->mcodeptr++) = (0x40 | (((reg) >> 3) & 0x01));
1773         *(cd->mcodeptr++) = 0x0f;
1774         *(cd->mcodeptr++) = (0x90 + (opc));
1775         emit_reg(0,(reg));
1776 }
1777
1778
1779 /* we need the rex byte to get all low bytes */
1780 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1781 {
1782         *(cd->mcodeptr++) = (0x40 | (((basereg) >> 3) & 0x01));
1783         *(cd->mcodeptr++) = 0x0f;
1784         *(cd->mcodeptr++) = (0x90 + (opc));
1785         emit_membase(cd, (basereg),(disp),0);
1786 }
1787
1788
1789 void emit_cmovcc_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1790 {
1791         emit_rex(1,(dreg),0,(reg));
1792         *(cd->mcodeptr++) = 0x0f;
1793         *(cd->mcodeptr++) = (0x40 + (opc));
1794         emit_reg((dreg),(reg));
1795 }
1796
1797
1798 void emit_cmovccl_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1799 {
1800         emit_rex(0,(dreg),0,(reg));
1801         *(cd->mcodeptr++) = 0x0f;
1802         *(cd->mcodeptr++) = (0x40 + (opc));
1803         emit_reg((dreg),(reg));
1804 }
1805
1806
1807 void emit_neg_reg(codegendata *cd, s8 reg)
1808 {
1809         emit_rex(1,0,0,(reg));
1810         *(cd->mcodeptr++) = 0xf7;
1811         emit_reg(3,(reg));
1812 }
1813
1814
1815 void emit_negl_reg(codegendata *cd, s8 reg)
1816 {
1817         emit_rex(0,0,0,(reg));
1818         *(cd->mcodeptr++) = 0xf7;
1819         emit_reg(3,(reg));
1820 }
1821
1822
1823 void emit_push_reg(codegendata *cd, s8 reg) {
1824         emit_rex(0,0,0,(reg));
1825         *(cd->mcodeptr++) = 0x50 + (0x07 & (reg));
1826 }
1827
1828
1829 void emit_push_imm(codegendata *cd, s8 imm) {
1830         *(cd->mcodeptr++) = 0x68;
1831         emit_imm32((imm));
1832 }
1833
1834
1835 void emit_pop_reg(codegendata *cd, s8 reg) {
1836         emit_rex(0,0,0,(reg));
1837         *(cd->mcodeptr++) = 0x58 + (0x07 & (reg));
1838 }
1839
1840
1841 void emit_xchg_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1842         emit_rex(1,(reg),0,(dreg));
1843         *(cd->mcodeptr++) = 0x87;
1844         emit_reg((reg),(dreg));
1845 }
1846
1847
1848 void emit_nop(codegendata *cd) {
1849     *(cd->mcodeptr++) = 0x90;
1850 }
1851
1852
1853
1854 /*
1855  * call instructions
1856  */
1857 void emit_call_reg(codegendata *cd, s8 reg)
1858 {
1859         emit_rex(0,0,0,(reg));
1860         *(cd->mcodeptr++) = 0xff;
1861         emit_reg(2,(reg));
1862 }
1863
1864
1865 void emit_call_imm(codegendata *cd, s8 imm)
1866 {
1867         *(cd->mcodeptr++) = 0xe8;
1868         emit_imm32((imm));
1869 }
1870
1871
1872 void emit_call_mem(codegendata *cd, ptrint mem)
1873 {
1874         *(cd->mcodeptr++) = 0xff;
1875         emit_mem(2,(mem));
1876 }
1877
1878
1879
1880 /*
1881  * floating point instructions (SSE2)
1882  */
1883 void emit_addsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1884         *(cd->mcodeptr++) = 0xf2;
1885         emit_rex(0,(dreg),0,(reg));
1886         *(cd->mcodeptr++) = 0x0f;
1887         *(cd->mcodeptr++) = 0x58;
1888         emit_reg((dreg),(reg));
1889 }
1890
1891
1892 void emit_addss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1893         *(cd->mcodeptr++) = 0xf3;
1894         emit_rex(0,(dreg),0,(reg));
1895         *(cd->mcodeptr++) = 0x0f;
1896         *(cd->mcodeptr++) = 0x58;
1897         emit_reg((dreg),(reg));
1898 }
1899
1900
1901 void emit_cvtsi2ssq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1902         *(cd->mcodeptr++) = 0xf3;
1903         emit_rex(1,(dreg),0,(reg));
1904         *(cd->mcodeptr++) = 0x0f;
1905         *(cd->mcodeptr++) = 0x2a;
1906         emit_reg((dreg),(reg));
1907 }
1908
1909
1910 void emit_cvtsi2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1911         *(cd->mcodeptr++) = 0xf3;
1912         emit_rex(0,(dreg),0,(reg));
1913         *(cd->mcodeptr++) = 0x0f;
1914         *(cd->mcodeptr++) = 0x2a;
1915         emit_reg((dreg),(reg));
1916 }
1917
1918
1919 void emit_cvtsi2sdq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1920         *(cd->mcodeptr++) = 0xf2;
1921         emit_rex(1,(dreg),0,(reg));
1922         *(cd->mcodeptr++) = 0x0f;
1923         *(cd->mcodeptr++) = 0x2a;
1924         emit_reg((dreg),(reg));
1925 }
1926
1927
1928 void emit_cvtsi2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1929         *(cd->mcodeptr++) = 0xf2;
1930         emit_rex(0,(dreg),0,(reg));
1931         *(cd->mcodeptr++) = 0x0f;
1932         *(cd->mcodeptr++) = 0x2a;
1933         emit_reg((dreg),(reg));
1934 }
1935
1936
1937 void emit_cvtss2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1938         *(cd->mcodeptr++) = 0xf3;
1939         emit_rex(0,(dreg),0,(reg));
1940         *(cd->mcodeptr++) = 0x0f;
1941         *(cd->mcodeptr++) = 0x5a;
1942         emit_reg((dreg),(reg));
1943 }
1944
1945
1946 void emit_cvtsd2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1947         *(cd->mcodeptr++) = 0xf2;
1948         emit_rex(0,(dreg),0,(reg));
1949         *(cd->mcodeptr++) = 0x0f;
1950         *(cd->mcodeptr++) = 0x5a;
1951         emit_reg((dreg),(reg));
1952 }
1953
1954
1955 void emit_cvttss2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1956         *(cd->mcodeptr++) = 0xf3;
1957         emit_rex(1,(dreg),0,(reg));
1958         *(cd->mcodeptr++) = 0x0f;
1959         *(cd->mcodeptr++) = 0x2c;
1960         emit_reg((dreg),(reg));
1961 }
1962
1963
1964 void emit_cvttss2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1965         *(cd->mcodeptr++) = 0xf3;
1966         emit_rex(0,(dreg),0,(reg));
1967         *(cd->mcodeptr++) = 0x0f;
1968         *(cd->mcodeptr++) = 0x2c;
1969         emit_reg((dreg),(reg));
1970 }
1971
1972
1973 void emit_cvttsd2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1974         *(cd->mcodeptr++) = 0xf2;
1975         emit_rex(1,(dreg),0,(reg));
1976         *(cd->mcodeptr++) = 0x0f;
1977         *(cd->mcodeptr++) = 0x2c;
1978         emit_reg((dreg),(reg));
1979 }
1980
1981
1982 void emit_cvttsd2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1983         *(cd->mcodeptr++) = 0xf2;
1984         emit_rex(0,(dreg),0,(reg));
1985         *(cd->mcodeptr++) = 0x0f;
1986         *(cd->mcodeptr++) = 0x2c;
1987         emit_reg((dreg),(reg));
1988 }
1989
1990
1991 void emit_divss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1992         *(cd->mcodeptr++) = 0xf3;
1993         emit_rex(0,(dreg),0,(reg));
1994         *(cd->mcodeptr++) = 0x0f;
1995         *(cd->mcodeptr++) = 0x5e;
1996         emit_reg((dreg),(reg));
1997 }
1998
1999
2000 void emit_divsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2001         *(cd->mcodeptr++) = 0xf2;
2002         emit_rex(0,(dreg),0,(reg));
2003         *(cd->mcodeptr++) = 0x0f;
2004         *(cd->mcodeptr++) = 0x5e;
2005         emit_reg((dreg),(reg));
2006 }
2007
2008
2009 void emit_movd_reg_freg(codegendata *cd, s8 reg, s8 freg) {
2010         *(cd->mcodeptr++) = 0x66;
2011         emit_rex(1,(freg),0,(reg));
2012         *(cd->mcodeptr++) = 0x0f;
2013         *(cd->mcodeptr++) = 0x6e;
2014         emit_reg((freg),(reg));
2015 }
2016
2017
2018 void emit_movd_freg_reg(codegendata *cd, s8 freg, s8 reg) {
2019         *(cd->mcodeptr++) = 0x66;
2020         emit_rex(1,(freg),0,(reg));
2021         *(cd->mcodeptr++) = 0x0f;
2022         *(cd->mcodeptr++) = 0x7e;
2023         emit_reg((freg),(reg));
2024 }
2025
2026
2027 void emit_movd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2028         *(cd->mcodeptr++) = 0x66;
2029         emit_rex(0,(reg),0,(basereg));
2030         *(cd->mcodeptr++) = 0x0f;
2031         *(cd->mcodeptr++) = 0x7e;
2032         emit_membase(cd, (basereg),(disp),(reg));
2033 }
2034
2035
2036 void emit_movd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2037         *(cd->mcodeptr++) = 0x66;
2038         emit_rex(0,(reg),(indexreg),(basereg));
2039         *(cd->mcodeptr++) = 0x0f;
2040         *(cd->mcodeptr++) = 0x7e;
2041         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2042 }
2043
2044
2045 void emit_movd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2046         *(cd->mcodeptr++) = 0x66;
2047         emit_rex(1,(dreg),0,(basereg));
2048         *(cd->mcodeptr++) = 0x0f;
2049         *(cd->mcodeptr++) = 0x6e;
2050         emit_membase(cd, (basereg),(disp),(dreg));
2051 }
2052
2053
2054 void emit_movdl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2055         *(cd->mcodeptr++) = 0x66;
2056         emit_rex(0,(dreg),0,(basereg));
2057         *(cd->mcodeptr++) = 0x0f;
2058         *(cd->mcodeptr++) = 0x6e;
2059         emit_membase(cd, (basereg),(disp),(dreg));
2060 }
2061
2062
2063 void emit_movd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2064         *(cd->mcodeptr++) = 0x66;
2065         emit_rex(0,(dreg),(indexreg),(basereg));
2066         *(cd->mcodeptr++) = 0x0f;
2067         *(cd->mcodeptr++) = 0x6e;
2068         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2069 }
2070
2071
2072 void emit_movq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2073         *(cd->mcodeptr++) = 0xf3;
2074         emit_rex(0,(dreg),0,(reg));
2075         *(cd->mcodeptr++) = 0x0f;
2076         *(cd->mcodeptr++) = 0x7e;
2077         emit_reg((dreg),(reg));
2078 }
2079
2080
2081 void emit_movq_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2082         *(cd->mcodeptr++) = 0x66;
2083         emit_rex(0,(reg),0,(basereg));
2084         *(cd->mcodeptr++) = 0x0f;
2085         *(cd->mcodeptr++) = 0xd6;
2086         emit_membase(cd, (basereg),(disp),(reg));
2087 }
2088
2089
2090 void emit_movq_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2091         *(cd->mcodeptr++) = 0xf3;
2092         emit_rex(0,(dreg),0,(basereg));
2093         *(cd->mcodeptr++) = 0x0f;
2094         *(cd->mcodeptr++) = 0x7e;
2095         emit_membase(cd, (basereg),(disp),(dreg));
2096 }
2097
2098
2099 void emit_movss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2100         *(cd->mcodeptr++) = 0xf3;
2101         emit_rex(0,(reg),0,(dreg));
2102         *(cd->mcodeptr++) = 0x0f;
2103         *(cd->mcodeptr++) = 0x10;
2104         emit_reg((reg),(dreg));
2105 }
2106
2107
2108 void emit_movsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2109         *(cd->mcodeptr++) = 0xf2;
2110         emit_rex(0,(reg),0,(dreg));
2111         *(cd->mcodeptr++) = 0x0f;
2112         *(cd->mcodeptr++) = 0x10;
2113         emit_reg((reg),(dreg));
2114 }
2115
2116
2117 void emit_movss_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2118         *(cd->mcodeptr++) = 0xf3;
2119         emit_rex(0,(reg),0,(basereg));
2120         *(cd->mcodeptr++) = 0x0f;
2121         *(cd->mcodeptr++) = 0x11;
2122         emit_membase(cd, (basereg),(disp),(reg));
2123 }
2124
2125
2126 /* Always emit a REX byte, because the instruction size can be smaller when   */
2127 /* all register indexes are smaller than 7.                                   */
2128 void emit_movss_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2129         *(cd->mcodeptr++) = 0xf3;
2130         emit_byte_rex((reg),0,(basereg));
2131         *(cd->mcodeptr++) = 0x0f;
2132         *(cd->mcodeptr++) = 0x11;
2133         emit_membase32(cd, (basereg),(disp),(reg));
2134 }
2135
2136
2137 void emit_movsd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2138         *(cd->mcodeptr++) = 0xf2;
2139         emit_rex(0,(reg),0,(basereg));
2140         *(cd->mcodeptr++) = 0x0f;
2141         *(cd->mcodeptr++) = 0x11;
2142         emit_membase(cd, (basereg),(disp),(reg));
2143 }
2144
2145
2146 /* Always emit a REX byte, because the instruction size can be smaller when   */
2147 /* all register indexes are smaller than 7.                                   */
2148 void emit_movsd_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2149         *(cd->mcodeptr++) = 0xf2;
2150         emit_byte_rex((reg),0,(basereg));
2151         *(cd->mcodeptr++) = 0x0f;
2152         *(cd->mcodeptr++) = 0x11;
2153         emit_membase32(cd, (basereg),(disp),(reg));
2154 }
2155
2156
2157 void emit_movss_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2158         *(cd->mcodeptr++) = 0xf3;
2159         emit_rex(0,(dreg),0,(basereg));
2160         *(cd->mcodeptr++) = 0x0f;
2161         *(cd->mcodeptr++) = 0x10;
2162         emit_membase(cd, (basereg),(disp),(dreg));
2163 }
2164
2165
2166 /* Always emit a REX byte, because the instruction size can be smaller when   */
2167 /* all register indexes are smaller than 7.                                   */
2168 void emit_movss_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2169         *(cd->mcodeptr++) = 0xf3;
2170         emit_byte_rex((dreg),0,(basereg));
2171         *(cd->mcodeptr++) = 0x0f;
2172         *(cd->mcodeptr++) = 0x10;
2173         emit_membase32(cd, (basereg),(disp),(dreg));
2174 }
2175
2176
2177 void emit_movlps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2178 {
2179         emit_rex(0,(dreg),0,(basereg));
2180         *(cd->mcodeptr++) = 0x0f;
2181         *(cd->mcodeptr++) = 0x12;
2182         emit_membase(cd, (basereg),(disp),(dreg));
2183 }
2184
2185
2186 void emit_movlps_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2187 {
2188         emit_rex(0,(reg),0,(basereg));
2189         *(cd->mcodeptr++) = 0x0f;
2190         *(cd->mcodeptr++) = 0x13;
2191         emit_membase(cd, (basereg),(disp),(reg));
2192 }
2193
2194
2195 void emit_movsd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2196         *(cd->mcodeptr++) = 0xf2;
2197         emit_rex(0,(dreg),0,(basereg));
2198         *(cd->mcodeptr++) = 0x0f;
2199         *(cd->mcodeptr++) = 0x10;
2200         emit_membase(cd, (basereg),(disp),(dreg));
2201 }
2202
2203
2204 /* Always emit a REX byte, because the instruction size can be smaller when   */
2205 /* all register indexes are smaller than 7.                                   */
2206 void emit_movsd_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2207         *(cd->mcodeptr++) = 0xf2;
2208         emit_byte_rex((dreg),0,(basereg));
2209         *(cd->mcodeptr++) = 0x0f;
2210         *(cd->mcodeptr++) = 0x10;
2211         emit_membase32(cd, (basereg),(disp),(dreg));
2212 }
2213
2214
2215 void emit_movlpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2216 {
2217         *(cd->mcodeptr++) = 0x66;
2218         emit_rex(0,(dreg),0,(basereg));
2219         *(cd->mcodeptr++) = 0x0f;
2220         *(cd->mcodeptr++) = 0x12;
2221         emit_membase(cd, (basereg),(disp),(dreg));
2222 }
2223
2224
2225 void emit_movlpd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2226 {
2227         *(cd->mcodeptr++) = 0x66;
2228         emit_rex(0,(reg),0,(basereg));
2229         *(cd->mcodeptr++) = 0x0f;
2230         *(cd->mcodeptr++) = 0x13;
2231         emit_membase(cd, (basereg),(disp),(reg));
2232 }
2233
2234
2235 void emit_movss_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2236         *(cd->mcodeptr++) = 0xf3;
2237         emit_rex(0,(reg),(indexreg),(basereg));
2238         *(cd->mcodeptr++) = 0x0f;
2239         *(cd->mcodeptr++) = 0x11;
2240         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2241 }
2242
2243
2244 void emit_movsd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2245         *(cd->mcodeptr++) = 0xf2;
2246         emit_rex(0,(reg),(indexreg),(basereg));
2247         *(cd->mcodeptr++) = 0x0f;
2248         *(cd->mcodeptr++) = 0x11;
2249         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2250 }
2251
2252
2253 void emit_movss_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2254         *(cd->mcodeptr++) = 0xf3;
2255         emit_rex(0,(dreg),(indexreg),(basereg));
2256         *(cd->mcodeptr++) = 0x0f;
2257         *(cd->mcodeptr++) = 0x10;
2258         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2259 }
2260
2261
2262 void emit_movsd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2263         *(cd->mcodeptr++) = 0xf2;
2264         emit_rex(0,(dreg),(indexreg),(basereg));
2265         *(cd->mcodeptr++) = 0x0f;
2266         *(cd->mcodeptr++) = 0x10;
2267         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2268 }
2269
2270
2271 void emit_mulss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2272         *(cd->mcodeptr++) = 0xf3;
2273         emit_rex(0,(dreg),0,(reg));
2274         *(cd->mcodeptr++) = 0x0f;
2275         *(cd->mcodeptr++) = 0x59;
2276         emit_reg((dreg),(reg));
2277 }
2278
2279
2280 void emit_mulsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2281         *(cd->mcodeptr++) = 0xf2;
2282         emit_rex(0,(dreg),0,(reg));
2283         *(cd->mcodeptr++) = 0x0f;
2284         *(cd->mcodeptr++) = 0x59;
2285         emit_reg((dreg),(reg));
2286 }
2287
2288
2289 void emit_subss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2290         *(cd->mcodeptr++) = 0xf3;
2291         emit_rex(0,(dreg),0,(reg));
2292         *(cd->mcodeptr++) = 0x0f;
2293         *(cd->mcodeptr++) = 0x5c;
2294         emit_reg((dreg),(reg));
2295 }
2296
2297
2298 void emit_subsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2299         *(cd->mcodeptr++) = 0xf2;
2300         emit_rex(0,(dreg),0,(reg));
2301         *(cd->mcodeptr++) = 0x0f;
2302         *(cd->mcodeptr++) = 0x5c;
2303         emit_reg((dreg),(reg));
2304 }
2305
2306
2307 void emit_ucomiss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2308         emit_rex(0,(dreg),0,(reg));
2309         *(cd->mcodeptr++) = 0x0f;
2310         *(cd->mcodeptr++) = 0x2e;
2311         emit_reg((dreg),(reg));
2312 }
2313
2314
2315 void emit_ucomisd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2316         *(cd->mcodeptr++) = 0x66;
2317         emit_rex(0,(dreg),0,(reg));
2318         *(cd->mcodeptr++) = 0x0f;
2319         *(cd->mcodeptr++) = 0x2e;
2320         emit_reg((dreg),(reg));
2321 }
2322
2323
2324 void emit_xorps_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2325         emit_rex(0,(dreg),0,(reg));
2326         *(cd->mcodeptr++) = 0x0f;
2327         *(cd->mcodeptr++) = 0x57;
2328         emit_reg((dreg),(reg));
2329 }
2330
2331
2332 void emit_xorps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2333         emit_rex(0,(dreg),0,(basereg));
2334         *(cd->mcodeptr++) = 0x0f;
2335         *(cd->mcodeptr++) = 0x57;
2336         emit_membase(cd, (basereg),(disp),(dreg));
2337 }
2338
2339
2340 void emit_xorpd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2341         *(cd->mcodeptr++) = 0x66;
2342         emit_rex(0,(dreg),0,(reg));
2343         *(cd->mcodeptr++) = 0x0f;
2344         *(cd->mcodeptr++) = 0x57;
2345         emit_reg((dreg),(reg));
2346 }
2347
2348
2349 void emit_xorpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2350         *(cd->mcodeptr++) = 0x66;
2351         emit_rex(0,(dreg),0,(basereg));
2352         *(cd->mcodeptr++) = 0x0f;
2353         *(cd->mcodeptr++) = 0x57;
2354         emit_membase(cd, (basereg),(disp),(dreg));
2355 }
2356
2357
2358 /* system instructions ********************************************************/
2359
2360 void emit_rdtsc(codegendata *cd)
2361 {
2362         *(cd->mcodeptr++) = 0x0f;
2363         *(cd->mcodeptr++) = 0x31;
2364 }
2365
2366
2367 /*
2368  * These are local overrides for various environment variables in Emacs.
2369  * Please do not remove this and leave it at the end of the file, where
2370  * Emacs will automagically detect them.
2371  * ---------------------------------------------------------------------
2372  * Local variables:
2373  * mode: c
2374  * indent-tabs-mode: t
2375  * c-basic-offset: 4
2376  * tab-width: 4
2377  * End:
2378  */