src/vm/jit/x86_64/emit.c

   1 /* src/vm/jit/x86_64/emit.c - x86_64 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    $Id: emit.c 7644 2007-04-03 11:37:30Z twisti $
  26
  27 */
  28
  29 #include "config.h"
  30
  31 #include <assert.h>
  32
  33 #include "vm/types.h"
  34
  35 #include "md-abi.h"
  36
  37 #include "vm/jit/x86_64/codegen.h"
  38 #include "vm/jit/x86_64/emit.h"
  39
  40 #include "mm/memory.h"
  41
  42 #if defined(ENABLE_THREADS)
  43 # include "threads/native/lock.h"
  44 #endif
  45
  46 #include "vm/builtin.h"
  47 #include "vm/exceptions.h"
  48
  49 #include "vm/jit/abi-asm.h"
  50 #include "vm/jit/asmpart.h"
  51 #include "vm/jit/codegen-common.h"
  52 #include "vm/jit/emit-common.h"
  53 #include "vm/jit/jit.h"
  54 #include "vm/jit/replace.h"
  55
  56 #include "vmcore/options.h"
  57
  58
  59 /* emit_load *******************************************************************
  60
  61    Emits a possible load of an operand.
  62
  63 *******************************************************************************/
  64
  65 s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  66 {
  67         codegendata  *cd;
  68         s4            disp;
  69         s4            reg;
  70
  71         /* get required compiler data */
  72
  73         cd = jd->cd;
  74
  75         if (IS_INMEMORY(src->flags)) {
  76                 COUNT_SPILLS;
  77
  78                 disp = src->vv.regoff * 8;
  79
  80                 switch (src->type) {
  81                 case TYPE_INT:
  82                         M_ILD(tempreg, REG_SP, disp);
  83                         break;
  84                 case TYPE_LNG:
  85                 case TYPE_ADR:
  86                         M_LLD(tempreg, REG_SP, disp);
  87                         break;
  88                 case TYPE_FLT:
  89                         M_FLD(tempreg, REG_SP, disp);
  90                         break;
  91                 case TYPE_DBL:
  92                         M_DLD(tempreg, REG_SP, disp);
  93                         break;
  94                 default:
  95                         vm_abort("emit_load: unknown type %d", src->type);
  96                 }
  97
  98                 reg = tempreg;
  99         }
 100         else
 101                 reg = src->vv.regoff;
 102
 103         return reg;
 104 }
 105
 106
 107 /* emit_store ******************************************************************
 108
 109    This function generates the code to store the result of an
 110    operation back into a spilled pseudo-variable.  If the
 111    pseudo-variable has not been spilled in the first place, this
 112    function will generate nothing.
 113
 114 *******************************************************************************/
 115
 116 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 117 {
 118         codegendata  *cd;
 119         s4            disp;
 120 #if 0
 121         s4            s;
 122         u2            opcode;
 123 #endif
 124
 125         /* get required compiler data */
 126
 127         cd = jd->cd;
 128
 129 #if 0
 130         /* do we have to generate a conditional move? */
 131
 132         if ((iptr != NULL) && (iptr->opc & ICMD_CONDITION_MASK)) {
 133                 /* the passed register d is actually the source register */
 134
 135                 s = d;
 136
 137                 /* Only pass the opcode to codegen_reg_of_var to get the real
 138                    destination register. */
 139
 140                 opcode = iptr->opc & ICMD_OPCODE_MASK;
 141
 142                 /* get the real destination register */
 143
 144                 d = codegen_reg_of_var(rd, opcode, dst, REG_ITMP1);
 145
 146                 /* and emit the conditional move */
 147
 148                 emit_cmovxx(cd, iptr, s, d);
 149         }
 150 #endif
 151
 152         if (IS_INMEMORY(dst->flags)) {
 153                 COUNT_SPILLS;
 154
 155                 disp = dst->vv.regoff * 8;
 156
 157                 switch (dst->type) {
 158                 case TYPE_INT:
 159                 case TYPE_LNG:
 160                 case TYPE_ADR:
 161                         M_LST(d, REG_SP, disp);
 162                         break;
 163                 case TYPE_FLT:
 164                         M_FST(d, REG_SP, disp);
 165                         break;
 166                 case TYPE_DBL:
 167                         M_DST(d, REG_SP, disp);
 168                         break;
 169                 default:
 170                         vm_abort("emit_store: unknown type %d", dst->type);
 171                 }
 172         }
 173 }
 174
 175
 176 /* emit_copy *******************************************************************
 177
 178    Generates a register/memory to register/memory copy.
 179
 180 *******************************************************************************/
 181
 182 void emit_copy(jitdata *jd, instruction *iptr, varinfo *src, varinfo *dst)
 183 {
 184         codegendata  *cd;
 185         s4            s1, d;
 186
 187         /* get required compiler data */
 188
 189         cd = jd->cd;
 190
 191         if ((src->vv.regoff != dst->vv.regoff) ||
 192                 ((src->flags ^ dst->flags) & INMEMORY)) {
 193
 194                 /* If one of the variables resides in memory, we can eliminate
 195                    the register move from/to the temporary register with the
 196                    order of getting the destination register and the load. */
 197
 198                 if (IS_INMEMORY(src->flags)) {
 199                         d = codegen_reg_of_var(iptr->opc, dst, REG_IFTMP);
 200                         s1 = emit_load(jd, iptr, src, d);
 201                 }
 202                 else {
 203                         s1 = emit_load(jd, iptr, src, REG_IFTMP);
 204                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 205                 }
 206
 207                 if (s1 != d) {
 208                         switch (src->type) {
 209                         case TYPE_INT:
 210                         case TYPE_LNG:
 211                         case TYPE_ADR:
 212                                 M_MOV(s1, d);
 213                                 break;
 214                         case TYPE_FLT:
 215                         case TYPE_DBL:
 216                                 M_FMOV(s1, d);
 217                                 break;
 218                         default:
 219                                 vm_abort("emit_copy: unknown type %d", src->type);
 220                         }
 221                 }
 222
 223                 emit_store(jd, iptr, dst, d);
 224         }
 225 }
 226
 227
 228 void emit_cmovxx(codegendata *cd, instruction *iptr, s4 s, s4 d)
 229 {
 230 #if 0
 231         switch (iptr->flags.fields.condition) {
 232         case ICMD_IFEQ:
 233                 M_CMOVEQ(s, d);
 234                 break;
 235         case ICMD_IFNE:
 236                 M_CMOVNE(s, d);
 237                 break;
 238         case ICMD_IFLT:
 239                 M_CMOVLT(s, d);
 240                 break;
 241         case ICMD_IFGE:
 242                 M_CMOVGE(s, d);
 243                 break;
 244         case ICMD_IFGT:
 245                 M_CMOVGT(s, d);
 246                 break;
 247         case ICMD_IFLE:
 248                 M_CMOVLE(s, d);
 249                 break;
 250         }
 251 #endif
 252 }
 253
 254
 255 /* emit_branch *****************************************************************
 256
 257    Emits the code for conditional and unconditional branchs.
 258
 259 *******************************************************************************/
 260
 261 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 262 {
 263         s4 branchdisp;
 264
 265         /* NOTE: A displacement overflow cannot happen. */
 266
 267         /* check which branch to generate */
 268
 269         if (condition == BRANCH_UNCONDITIONAL) {
 270
 271                 /* calculate the different displacements */
 272
 273                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 274
 275                 M_JMP_IMM(branchdisp);
 276         }
 277         else {
 278                 /* calculate the different displacements */
 279
 280                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 281
 282                 switch (condition) {
 283                 case BRANCH_EQ:
 284                         M_BEQ(branchdisp);
 285                         break;
 286                 case BRANCH_NE:
 287                         M_BNE(branchdisp);
 288                         break;
 289                 case BRANCH_LT:
 290                         M_BLT(branchdisp);
 291                         break;
 292                 case BRANCH_GE:
 293                         M_BGE(branchdisp);
 294                         break;
 295                 case BRANCH_GT:
 296                         M_BGT(branchdisp);
 297                         break;
 298                 case BRANCH_LE:
 299                         M_BLE(branchdisp);
 300                         break;
 301                 case BRANCH_ULT:
 302                         M_BULT(branchdisp);
 303                         break;
 304                 case BRANCH_ULE:
 305                         M_BULE(branchdisp);
 306                         break;
 307                 case BRANCH_UGE:
 308                         M_BUGE(branchdisp);
 309                         break;
 310                 case BRANCH_UGT:
 311                         M_BUGT(branchdisp);
 312                         break;
 313                 default:
 314                         vm_abort("emit_branch: unknown condition %d", condition);
 315                 }
 316         }
 317 }
 318
 319
 320 /* emit_arithmetic_check *******************************************************
 321
 322    Emit an ArithmeticException check.
 323
 324 *******************************************************************************/
 325
 326 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 327 {
 328         if (INSTRUCTION_MUST_CHECK(iptr)) {
 329                 M_TEST(reg);
 330                 M_BNE(8);
 331                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_ARITHMETIC);
 332         }
 333 }
 334
 335
 336 /* emit_arrayindexoutofbounds_check ********************************************
 337
 338    Emit a ArrayIndexOutOfBoundsException check.
 339
 340 *******************************************************************************/
 341
 342 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 343 {
 344         if (INSTRUCTION_MUST_CHECK(iptr)) {
 345         M_ILD(REG_ITMP3, s1, OFFSET(java_arrayheader, size));
 346         M_ICMP(REG_ITMP3, s2);
 347                 M_BULT(8);
 348                 M_ALD_MEM(s2, EXCEPTION_HARDWARE_ARRAYINDEXOUTOFBOUNDS);
 349         }
 350 }
 351
 352
 353 /* emit_classcast_check ********************************************************
 354
 355    Emit a ClassCastException check.
 356
 357 *******************************************************************************/
 358
 359 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 360 {
 361         if (INSTRUCTION_MUST_CHECK(iptr)) {
 362                 switch (condition) {
 363                 case BRANCH_LE:
 364                         M_BGT(8);
 365                         break;
 366                 case BRANCH_EQ:
 367                         M_BNE(8);
 368                         break;
 369                 case BRANCH_UGT:
 370                         M_BULE(8);
 371                         break;
 372                 default:
 373                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 374                 }
 375                 M_ALD_MEM(s1, EXCEPTION_HARDWARE_CLASSCAST);
 376         }
 377 }
 378
 379
 380 /* emit_nullpointer_check ******************************************************
 381
 382    Emit a NullPointerException check.
 383
 384 *******************************************************************************/
 385
 386 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 387 {
 388         if (INSTRUCTION_MUST_CHECK(iptr)) {
 389                 M_TEST(reg);
 390                 M_BNE(8);
 391                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_NULLPOINTER);
 392         }
 393 }
 394
 395
 396 /* emit_exception_check ********************************************************
 397
 398    Emit an Exception check.
 399
 400 *******************************************************************************/
 401
 402 void emit_exception_check(codegendata *cd, instruction *iptr)
 403 {
 404         if (INSTRUCTION_MUST_CHECK(iptr)) {
 405                 M_TEST(REG_RESULT);
 406                 M_BNE(8);
 407                 M_ALD_MEM(REG_RESULT, EXCEPTION_HARDWARE_EXCEPTION);
 408         }
 409 }
 410
 411
 412 /* emit_patcher_stubs **********************************************************
 413
 414    Generates the code for the patcher stubs.
 415
 416 *******************************************************************************/
 417
 418 void emit_patcher_stubs(jitdata *jd)
 419 {
 420         codegendata *cd;
 421         patchref    *pref;
 422         u8           mcode;
 423         u1          *savedmcodeptr;
 424         u1          *tmpmcodeptr;
 425         s4           targetdisp;
 426         s4           disp;
 427
 428         /* get required compiler data */
 429
 430         cd = jd->cd;
 431
 432         /* generate code patching stub call code */
 433
 434         targetdisp = 0;
 435
 436         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 437                 /* check size of code segment */
 438
 439                 MCODECHECK(512);
 440
 441                 /* Get machine code which is patched back in later. A
 442                    `call rel32' is 5 bytes long (but read 8 bytes). */
 443
 444                 savedmcodeptr = cd->mcodebase + pref->branchpos;
 445                 mcode = *((u8 *) savedmcodeptr);
 446
 447                 /* patch in `call rel32' to call the following code */
 448
 449                 tmpmcodeptr  = cd->mcodeptr;    /* save current mcodeptr              */
 450                 cd->mcodeptr = savedmcodeptr;   /* set mcodeptr to patch position     */
 451
 452                 M_CALL_IMM(tmpmcodeptr - (savedmcodeptr + PATCHER_CALL_SIZE));
 453
 454                 cd->mcodeptr = tmpmcodeptr;     /* restore the current mcodeptr       */
 455
 456                 /* move pointer to java_objectheader onto stack */
 457
 458 #if defined(ENABLE_THREADS)
 459                 /* create a virtual java_objectheader */
 460
 461                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 462                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 463                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 464
 465                 emit_lea_membase_reg(cd, RIP, -((cd->mcodeptr + 7) - cd->mcodebase) + disp, REG_ITMP3);
 466                 M_PUSH(REG_ITMP3);
 467 #else
 468                 M_PUSH_IMM(0);
 469 #endif
 470
 471                 /* move machine code bytes and classinfo pointer into registers */
 472
 473                 M_MOV_IMM(mcode, REG_ITMP3);
 474                 M_PUSH(REG_ITMP3);
 475
 476                 M_MOV_IMM(pref->ref, REG_ITMP3);
 477                 M_PUSH(REG_ITMP3);
 478
 479                 M_MOV_IMM(pref->disp, REG_ITMP3);
 480                 M_PUSH(REG_ITMP3);
 481
 482                 M_MOV_IMM(pref->patcher, REG_ITMP3);
 483                 M_PUSH(REG_ITMP3);
 484
 485                 if (targetdisp == 0) {
 486                         targetdisp = cd->mcodeptr - cd->mcodebase;
 487
 488                         M_MOV_IMM(asm_patcher_wrapper, REG_ITMP3);
 489                         M_JMP(REG_ITMP3);
 490                 }
 491                 else {
 492                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 493                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 494                 }
 495         }
 496 }
 497
 498
 499 /* emit_replacement_stubs ******************************************************
 500
 501    Generates the code for the replacement stubs.
 502
 503 *******************************************************************************/
 504
 505 #if defined(ENABLE_REPLACEMENT)
 506 void emit_replacement_stubs(jitdata *jd)
 507 {
 508         codegendata *cd;
 509         codeinfo    *code;
 510         rplpoint    *rplp;
 511         s4           i;
 512 #if !defined(NDEBUG)
 513         u1          *savedmcodeptr;
 514 #endif
 515
 516         /* get required compiler data */
 517
 518         cd   = jd->cd;
 519         code = jd->code;
 520
 521         rplp = code->rplpoints;
 522
 523         /* store beginning of replacement stubs */
 524
 525         code->replacementstubs = (u1*) (cd->mcodeptr - cd->mcodebase);
 526
 527         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
 528                 /* do not generate stubs for non-trappable points */
 529
 530                 if (rplp->flags & RPLPOINT_FLAG_NOTRAP)
 531                         continue;
 532
 533                 /* check code segment size */
 534
 535                 MCODECHECK(512);
 536
 537                 /* note start of stub code */
 538
 539 #if !defined(NDEBUG)
 540                 savedmcodeptr = cd->mcodeptr;
 541 #endif
 542
 543                 /* push address of `rplpoint` struct */
 544
 545                 M_MOV_IMM(rplp, REG_ITMP3);
 546                 M_PUSH(REG_ITMP3);
 547
 548                 /* jump to replacement function */
 549
 550                 M_MOV_IMM(asm_replacement_out, REG_ITMP3);
 551                 M_PUSH(REG_ITMP3);
 552                 M_RET;
 553
 554                 assert((cd->mcodeptr - savedmcodeptr) == REPLACEMENT_STUB_SIZE);
 555         }
 556 }
 557 #endif /* defined(ENABLE_REPLACEMENT) */
 558
 559
 560 /* emit_verbosecall_enter ******************************************************
 561
 562    Generates the code for the call trace.
 563
 564 *******************************************************************************/
 565
 566 #if !defined(NDEBUG)
 567 void emit_verbosecall_enter(jitdata *jd)
 568 {
 569         methodinfo   *m;
 570         codegendata  *cd;
 571         registerdata *rd;
 572         methoddesc   *md;
 573         s4            i, j, k;
 574
 575         /* get required compiler data */
 576
 577         m  = jd->m;
 578         cd = jd->cd;
 579         rd = jd->rd;
 580
 581         md = m->parseddesc;
 582
 583         /* mark trace code */
 584
 585         M_NOP;
 586
 587         /* additional +1 is for 16-byte stack alignment */
 588
 589         M_LSUB_IMM((ARG_CNT + TMP_CNT + 1 + 1) * 8, REG_SP);
 590
 591         /* save argument registers */
 592
 593         for (i = 0; i < INT_ARG_CNT; i++)
 594                 M_LST(rd->argintregs[i], REG_SP, (1 + i) * 8);
 595
 596         for (i = 0; i < FLT_ARG_CNT; i++)
 597                 M_DST(rd->argfltregs[i], REG_SP, (1 + INT_ARG_CNT + i) * 8);
 598
 599         /* save temporary registers for leaf methods */
 600
 601         if (jd->isleafmethod) {
 602                 for (i = 0; i < INT_TMP_CNT; i++)
 603                         M_LST(rd->tmpintregs[i], REG_SP, (1 + ARG_CNT + i) * 8);
 604
 605                 for (i = 0; i < FLT_TMP_CNT; i++)
 606                         M_DST(rd->tmpfltregs[i], REG_SP, (1 + ARG_CNT + INT_TMP_CNT + i) * 8);
 607         }
 608
 609         /* show integer hex code for float arguments */
 610
 611         for (i = 0, j = 0; i < md->paramcount && i < INT_ARG_CNT; i++) {
 612                 /* If the paramtype is a float, we have to right shift all
 613                    following integer registers. */
 614
 615                 if (IS_FLT_DBL_TYPE(md->paramtypes[i].type)) {
 616                         for (k = INT_ARG_CNT - 2; k >= i; k--)
 617                                 M_MOV(rd->argintregs[k], rd->argintregs[k + 1]);
 618
 619                         emit_movd_freg_reg(cd, rd->argfltregs[j], rd->argintregs[i]);
 620                         j++;
 621                 }
 622         }
 623
 624         M_MOV_IMM(m, REG_ITMP2);
 625         M_AST(REG_ITMP2, REG_SP, 0 * 8);
 626         M_MOV_IMM(builtin_verbosecall_enter, REG_ITMP1);
 627         M_CALL(REG_ITMP1);
 628
 629         /* restore argument registers */
 630
 631         for (i = 0; i < INT_ARG_CNT; i++)
 632                 M_LLD(rd->argintregs[i], REG_SP, (1 + i) * 8);
 633
 634         for (i = 0; i < FLT_ARG_CNT; i++)
 635                 M_DLD(rd->argfltregs[i], REG_SP, (1 + INT_ARG_CNT + i) * 8);
 636
 637         /* restore temporary registers for leaf methods */
 638
 639         if (jd->isleafmethod) {
 640                 for (i = 0; i < INT_TMP_CNT; i++)
 641                         M_LLD(rd->tmpintregs[i], REG_SP, (1 + ARG_CNT + i) * 8);
 642
 643                 for (i = 0; i < FLT_TMP_CNT; i++)
 644                         M_DLD(rd->tmpfltregs[i], REG_SP, (1 + ARG_CNT + INT_TMP_CNT + i) * 8);
 645         }
 646
 647         M_LADD_IMM((ARG_CNT + TMP_CNT + 1 + 1) * 8, REG_SP);
 648
 649         /* mark trace code */
 650
 651         M_NOP;
 652 }
 653 #endif /* !defined(NDEBUG) */
 654
 655
 656 /* emit_verbosecall_exit *******************************************************
 657
 658    Generates the code for the call trace.
 659
 660 *******************************************************************************/
 661
 662 #if !defined(NDEBUG)
 663 void emit_verbosecall_exit(jitdata *jd)
 664 {
 665         methodinfo   *m;
 666         codegendata  *cd;
 667         registerdata *rd;
 668
 669         /* get required compiler data */
 670
 671         m  = jd->m;
 672         cd = jd->cd;
 673         rd = jd->rd;
 674
 675         /* mark trace code */
 676
 677         M_NOP;
 678
 679         M_ASUB_IMM(2 * 8, REG_SP);
 680
 681         M_LST(REG_RESULT, REG_SP, 0 * 8);
 682         M_DST(REG_FRESULT, REG_SP, 1 * 8);
 683
 684         M_INTMOVE(REG_RESULT, REG_A0);
 685         M_FLTMOVE(REG_FRESULT, REG_FA0);
 686         M_FLTMOVE(REG_FRESULT, REG_FA1);
 687         M_MOV_IMM(m, REG_A1);
 688
 689         M_MOV_IMM(builtin_verbosecall_exit, REG_ITMP1);
 690         M_CALL(REG_ITMP1);
 691
 692         M_LLD(REG_RESULT, REG_SP, 0 * 8);
 693         M_DLD(REG_FRESULT, REG_SP, 1 * 8);
 694
 695         M_AADD_IMM(2 * 8, REG_SP);
 696
 697         /* mark trace code */
 698
 699         M_NOP;
 700 }
 701 #endif /* !defined(NDEBUG) */
 702
 703
 704 /* code generation functions **************************************************/
 705
 706 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 707 {
 708         if ((basereg == REG_SP) || (basereg == R12)) {
 709                 if (disp == 0) {
 710                         emit_address_byte(0, dreg, REG_SP);
 711                         emit_address_byte(0, REG_SP, REG_SP);
 712
 713                 } else if (IS_IMM8(disp)) {
 714                         emit_address_byte(1, dreg, REG_SP);
 715                         emit_address_byte(0, REG_SP, REG_SP);
 716                         emit_imm8(disp);
 717
 718                 } else {
 719                         emit_address_byte(2, dreg, REG_SP);
 720                         emit_address_byte(0, REG_SP, REG_SP);
 721                         emit_imm32(disp);
 722                 }
 723
 724         } else if ((disp) == 0 && (basereg) != RBP && (basereg) != R13) {
 725                 emit_address_byte(0,(dreg),(basereg));
 726
 727         } else if ((basereg) == RIP) {
 728                 emit_address_byte(0, dreg, RBP);
 729                 emit_imm32(disp);
 730
 731         } else {
 732                 if (IS_IMM8(disp)) {
 733                         emit_address_byte(1, dreg, basereg);
 734                         emit_imm8(disp);
 735
 736                 } else {
 737                         emit_address_byte(2, dreg, basereg);
 738                         emit_imm32(disp);
 739                 }
 740         }
 741 }
 742
 743
 744 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 745 {
 746         if ((basereg == REG_SP) || (basereg == R12)) {
 747                 emit_address_byte(2, dreg, REG_SP);
 748                 emit_address_byte(0, REG_SP, REG_SP);
 749                 emit_imm32(disp);
 750         }
 751         else {
 752                 emit_address_byte(2, dreg, basereg);
 753                 emit_imm32(disp);
 754         }
 755 }
 756
 757
 758 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 759 {
 760         if (basereg == -1) {
 761                 emit_address_byte(0, reg, 4);
 762                 emit_address_byte(scale, indexreg, 5);
 763                 emit_imm32(disp);
 764         }
 765         else if ((disp == 0) && (basereg != RBP) && (basereg != R13)) {
 766                 emit_address_byte(0, reg, 4);
 767                 emit_address_byte(scale, indexreg, basereg);
 768         }
 769         else if (IS_IMM8(disp)) {
 770                 emit_address_byte(1, reg, 4);
 771                 emit_address_byte(scale, indexreg, basereg);
 772                 emit_imm8(disp);
 773         }
 774         else {
 775                 emit_address_byte(2, reg, 4);
 776                 emit_address_byte(scale, indexreg, basereg);
 777                 emit_imm32(disp);
 778         }
 779 }
 780
 781
 782 void emit_ishift(jitdata *jd, s4 shift_op, instruction *iptr)
 783 {
 784         s4 s1, s2, d, d_old;
 785         varinfo *v_s1,*v_s2,*v_dst;
 786         codegendata *cd;
 787
 788         /* get required compiler data */
 789
 790         cd = jd->cd;
 791
 792         v_s1  = VAROP(iptr->s1);
 793         v_s2  = VAROP(iptr->sx.s23.s2);
 794         v_dst = VAROP(iptr->dst);
 795
 796         s1 = v_s1->vv.regoff;
 797         s2 = v_s2->vv.regoff;
 798         d  = v_dst->vv.regoff;
 799
 800         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 801
 802         if (IS_INMEMORY(v_dst->flags)) {
 803                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 804                         if (s1 == d) {
 805                                 M_ILD(RCX, REG_SP, s2 * 8);
 806                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 807
 808                         } else {
 809                                 M_ILD(RCX, REG_SP, s2 * 8);
 810                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 811                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 812                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 813                         }
 814
 815                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 816                         /* s1 may be equal to RCX */
 817                         if (s1 == RCX) {
 818                                 if (s2 == d) {
 819                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 820                                         M_IST(s1, REG_SP, d * 8);
 821                                         M_INTMOVE(REG_ITMP1, RCX);
 822
 823                                 } else {
 824                                         M_IST(s1, REG_SP, d * 8);
 825                                         M_ILD(RCX, REG_SP, s2 * 8);
 826                                 }
 827
 828                         } else {
 829                                 M_ILD(RCX, REG_SP, s2 * 8);
 830                                 M_IST(s1, REG_SP, d * 8);
 831                         }
 832
 833                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 834
 835                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 836                         if (s1 == d) {
 837                                 M_INTMOVE(s2, RCX);
 838                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 839
 840                         } else {
 841                                 M_INTMOVE(s2, RCX);
 842                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 843                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 844                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 845                         }
 846
 847                 } else {
 848                         /* s1 may be equal to RCX */
 849                         M_IST(s1, REG_SP, d * 8);
 850                         M_INTMOVE(s2, RCX);
 851                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 852                 }
 853
 854                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 855
 856         } else {
 857                 d_old = d;
 858                 if (d == RCX) {
 859                         d = REG_ITMP3;
 860                 }
 861
 862                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 863                         M_ILD(RCX, REG_SP, s2 * 8);
 864                         M_ILD(d, REG_SP, s1 * 8);
 865                         emit_shiftl_reg(cd, shift_op, d);
 866
 867                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 868                         /* s1 may be equal to RCX */
 869                         M_INTMOVE(s1, d);
 870                         M_ILD(RCX, REG_SP, s2 * 8);
 871                         emit_shiftl_reg(cd, shift_op, d);
 872
 873                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 874                         M_INTMOVE(s2, RCX);
 875                         M_ILD(d, REG_SP, s1 * 8);
 876                         emit_shiftl_reg(cd, shift_op, d);
 877
 878                 } else {
 879                         /* s1 may be equal to RCX */
 880                         if (s1 == RCX) {
 881                                 if (s2 == d) {
 882                                         /* d cannot be used to backup s1 since this would
 883                                            overwrite s2. */
 884                                         M_INTMOVE(s1, REG_ITMP3);
 885                                         M_INTMOVE(s2, RCX);
 886                                         M_INTMOVE(REG_ITMP3, d);
 887
 888                                 } else {
 889                                         M_INTMOVE(s1, d);
 890                                         M_INTMOVE(s2, RCX);
 891                                 }
 892
 893                         } else {
 894                                 /* d may be equal to s2 */
 895                                 M_INTMOVE(s2, RCX);
 896                                 M_INTMOVE(s1, d);
 897                         }
 898                         emit_shiftl_reg(cd, shift_op, d);
 899                 }
 900
 901                 if (d_old == RCX)
 902                         M_INTMOVE(REG_ITMP3, RCX);
 903                 else
 904                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
 905         }
 906 }
 907
 908
 909 void emit_lshift(jitdata *jd, s4 shift_op, instruction *iptr)
 910 {
 911         s4 s1, s2, d, d_old;
 912         varinfo *v_s1,*v_s2,*v_dst;
 913         codegendata *cd;
 914
 915         /* get required compiler data */
 916
 917         cd = jd->cd;
 918
 919         v_s1  = VAROP(iptr->s1);
 920         v_s2  = VAROP(iptr->sx.s23.s2);
 921         v_dst = VAROP(iptr->dst);
 922
 923         s1 = v_s1->vv.regoff;
 924         s2 = v_s2->vv.regoff;
 925         d  = v_dst->vv.regoff;
 926
 927         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 928
 929         if (IS_INMEMORY(v_dst->flags)) {
 930                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 931                         if (s1 == d) {
 932                                 M_ILD(RCX, REG_SP, s2 * 8);
 933                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 934
 935                         } else {
 936                                 M_ILD(RCX, REG_SP, s2 * 8);
 937                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 938                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 939                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 940                         }
 941
 942                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 943                         /* s1 may be equal to RCX */
 944                         if (s1 == RCX) {
 945                                 if (s2 == d) {
 946                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 947                                         M_LST(s1, REG_SP, d * 8);
 948                                         M_INTMOVE(REG_ITMP1, RCX);
 949
 950                                 } else {
 951                                         M_LST(s1, REG_SP, d * 8);
 952                                         M_ILD(RCX, REG_SP, s2 * 8);
 953                                 }
 954
 955                         } else {
 956                                 M_ILD(RCX, REG_SP, s2 * 8);
 957                                 M_LST(s1, REG_SP, d * 8);
 958                         }
 959
 960                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 961
 962                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 963                         if (s1 == d) {
 964                                 M_INTMOVE(s2, RCX);
 965                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 966
 967                         } else {
 968                                 M_INTMOVE(s2, RCX);
 969                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 970                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 971                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 972                         }
 973
 974                 } else {
 975                         /* s1 may be equal to RCX */
 976                         M_LST(s1, REG_SP, d * 8);
 977                         M_INTMOVE(s2, RCX);
 978                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 979                 }
 980
 981                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 982
 983         } else {
 984                 d_old = d;
 985                 if (d == RCX) {
 986                         d = REG_ITMP3;
 987                 }
 988
 989                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 990                         M_ILD(RCX, REG_SP, s2 * 8);
 991                         M_LLD(d, REG_SP, s1 * 8);
 992                         emit_shift_reg(cd, shift_op, d);
 993
 994                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 995                         /* s1 may be equal to RCX */
 996                         M_INTMOVE(s1, d);
 997                         M_ILD(RCX, REG_SP, s2 * 8);
 998                         emit_shift_reg(cd, shift_op, d);
 999
1000                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
1001                         M_INTMOVE(s2, RCX);
1002                         M_LLD(d, REG_SP, s1 * 8);
1003                         emit_shift_reg(cd, shift_op, d);
1004
1005                 } else {
1006                         /* s1 may be equal to RCX */
1007                         if (s1 == RCX) {
1008                                 if (s2 == d) {
1009                                         /* d cannot be used to backup s1 since this would
1010                                            overwrite s2. */
1011                                         M_INTMOVE(s1, REG_ITMP3);
1012                                         M_INTMOVE(s2, RCX);
1013                                         M_INTMOVE(REG_ITMP3, d);
1014
1015                                 } else {
1016                                         M_INTMOVE(s1, d);
1017                                         M_INTMOVE(s2, RCX);
1018                                 }
1019
1020                         } else {
1021                                 /* d may be equal to s2 */
1022                                 M_INTMOVE(s2, RCX);
1023                                 M_INTMOVE(s1, d);
1024                         }
1025                         emit_shift_reg(cd, shift_op, d);
1026                 }
1027
1028                 if (d_old == RCX)
1029                         M_INTMOVE(REG_ITMP3, RCX);
1030                 else
1031                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
1032         }
1033 }
1034
1035
1036 /* low-level code emitter functions *******************************************/
1037
1038 void emit_mov_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1039 {
1040         emit_rex(1,(reg),0,(dreg));
1041         *(cd->mcodeptr++) = 0x89;
1042         emit_reg((reg),(dreg));
1043 }
1044
1045
1046 void emit_mov_imm_reg(codegendata *cd, s8 imm, s8 reg)
1047 {
1048         emit_rex(1,0,0,(reg));
1049         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1050         emit_imm64((imm));
1051 }
1052
1053
1054 void emit_movl_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1055 {
1056         emit_rex(0,(reg),0,(dreg));
1057         *(cd->mcodeptr++) = 0x89;
1058         emit_reg((reg),(dreg));
1059 }
1060
1061
1062 void emit_movl_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1063         emit_rex(0,0,0,(reg));
1064         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1065         emit_imm32((imm));
1066 }
1067
1068
1069 void emit_mov_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1070         emit_rex(1,(reg),0,(basereg));
1071         *(cd->mcodeptr++) = 0x8b;
1072         emit_membase(cd, (basereg),(disp),(reg));
1073 }
1074
1075
1076 /*
1077  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
1078  * constant membase immediate length of 32bit
1079  */
1080 void emit_mov_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1081         emit_rex(1,(reg),0,(basereg));
1082         *(cd->mcodeptr++) = 0x8b;
1083         emit_membase32(cd, (basereg),(disp),(reg));
1084 }
1085
1086
1087 void emit_movl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1088 {
1089         emit_rex(0,(reg),0,(basereg));
1090         *(cd->mcodeptr++) = 0x8b;
1091         emit_membase(cd, (basereg),(disp),(reg));
1092 }
1093
1094
1095 /* ATTENTION: Always emit a REX byte, because the instruction size can
1096    be smaller when all register indexes are smaller than 7. */
1097 void emit_movl_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1098 {
1099         emit_byte_rex((reg),0,(basereg));
1100         *(cd->mcodeptr++) = 0x8b;
1101         emit_membase32(cd, (basereg),(disp),(reg));
1102 }
1103
1104
1105 void emit_mov_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1106         emit_rex(1,(reg),0,(basereg));
1107         *(cd->mcodeptr++) = 0x89;
1108         emit_membase(cd, (basereg),(disp),(reg));
1109 }
1110
1111
1112 void emit_mov_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1113         emit_rex(1,(reg),0,(basereg));
1114         *(cd->mcodeptr++) = 0x89;
1115         emit_membase32(cd, (basereg),(disp),(reg));
1116 }
1117
1118
1119 void emit_movl_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1120         emit_rex(0,(reg),0,(basereg));
1121         *(cd->mcodeptr++) = 0x89;
1122         emit_membase(cd, (basereg),(disp),(reg));
1123 }
1124
1125
1126 /* Always emit a REX byte, because the instruction size can be smaller when   */
1127 /* all register indexes are smaller than 7.                                   */
1128 void emit_movl_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1129         emit_byte_rex((reg),0,(basereg));
1130         *(cd->mcodeptr++) = 0x89;
1131         emit_membase32(cd, (basereg),(disp),(reg));
1132 }
1133
1134
1135 void emit_mov_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1136         emit_rex(1,(reg),(indexreg),(basereg));
1137         *(cd->mcodeptr++) = 0x8b;
1138         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1139 }
1140
1141
1142 void emit_movl_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1143         emit_rex(0,(reg),(indexreg),(basereg));
1144         *(cd->mcodeptr++) = 0x8b;
1145         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1146 }
1147
1148
1149 void emit_mov_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1150         emit_rex(1,(reg),(indexreg),(basereg));
1151         *(cd->mcodeptr++) = 0x89;
1152         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1153 }
1154
1155
1156 void emit_movl_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1157         emit_rex(0,(reg),(indexreg),(basereg));
1158         *(cd->mcodeptr++) = 0x89;
1159         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1160 }
1161
1162
1163 void emit_movw_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1164         *(cd->mcodeptr++) = 0x66;
1165         emit_rex(0,(reg),(indexreg),(basereg));
1166         *(cd->mcodeptr++) = 0x89;
1167         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1168 }
1169
1170
1171 void emit_movb_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1172         emit_byte_rex((reg),(indexreg),(basereg));
1173         *(cd->mcodeptr++) = 0x88;
1174         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1175 }
1176
1177
1178 void emit_mov_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1179         emit_rex(1,0,0,(basereg));
1180         *(cd->mcodeptr++) = 0xc7;
1181         emit_membase(cd, (basereg),(disp),0);
1182         emit_imm32((imm));
1183 }
1184
1185
1186 void emit_mov_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1187         emit_rex(1,0,0,(basereg));
1188         *(cd->mcodeptr++) = 0xc7;
1189         emit_membase32(cd, (basereg),(disp),0);
1190         emit_imm32((imm));
1191 }
1192
1193
1194 void emit_movl_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1195         emit_rex(0,0,0,(basereg));
1196         *(cd->mcodeptr++) = 0xc7;
1197         emit_membase(cd, (basereg),(disp),0);
1198         emit_imm32((imm));
1199 }
1200
1201
1202 /* Always emit a REX byte, because the instruction size can be smaller when   */
1203 /* all register indexes are smaller than 7.                                   */
1204 void emit_movl_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1205         emit_byte_rex(0,0,(basereg));
1206         *(cd->mcodeptr++) = 0xc7;
1207         emit_membase32(cd, (basereg),(disp),0);
1208         emit_imm32((imm));
1209 }
1210
1211
1212 void emit_movsbq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1213 {
1214         emit_rex(1,(dreg),0,(reg));
1215         *(cd->mcodeptr++) = 0x0f;
1216         *(cd->mcodeptr++) = 0xbe;
1217         /* XXX: why do reg and dreg have to be exchanged */
1218         emit_reg((dreg),(reg));
1219 }
1220
1221
1222 void emit_movswq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1223 {
1224         emit_rex(1,(dreg),0,(reg));
1225         *(cd->mcodeptr++) = 0x0f;
1226         *(cd->mcodeptr++) = 0xbf;
1227         /* XXX: why do reg and dreg have to be exchanged */
1228         emit_reg((dreg),(reg));
1229 }
1230
1231
1232 void emit_movslq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1233 {
1234         emit_rex(1,(dreg),0,(reg));
1235         *(cd->mcodeptr++) = 0x63;
1236         /* XXX: why do reg and dreg have to be exchanged */
1237         emit_reg((dreg),(reg));
1238 }
1239
1240
1241 void emit_movzwq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1242 {
1243         emit_rex(1,(dreg),0,(reg));
1244         *(cd->mcodeptr++) = 0x0f;
1245         *(cd->mcodeptr++) = 0xb7;
1246         /* XXX: why do reg and dreg have to be exchanged */
1247         emit_reg((dreg),(reg));
1248 }
1249
1250
1251 void emit_movswq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1252         emit_rex(1,(reg),(indexreg),(basereg));
1253         *(cd->mcodeptr++) = 0x0f;
1254         *(cd->mcodeptr++) = 0xbf;
1255         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1256 }
1257
1258
1259 void emit_movsbq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1260         emit_rex(1,(reg),(indexreg),(basereg));
1261         *(cd->mcodeptr++) = 0x0f;
1262         *(cd->mcodeptr++) = 0xbe;
1263         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1264 }
1265
1266
1267 void emit_movzwq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1268         emit_rex(1,(reg),(indexreg),(basereg));
1269         *(cd->mcodeptr++) = 0x0f;
1270         *(cd->mcodeptr++) = 0xb7;
1271         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1272 }
1273
1274
1275 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1276 {
1277         emit_rex(1,0,(indexreg),(basereg));
1278         *(cd->mcodeptr++) = 0xc7;
1279         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1280         emit_imm32((imm));
1281 }
1282
1283
1284 void emit_movl_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1285 {
1286         emit_rex(0,0,(indexreg),(basereg));
1287         *(cd->mcodeptr++) = 0xc7;
1288         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1289         emit_imm32((imm));
1290 }
1291
1292
1293 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1294 {
1295         *(cd->mcodeptr++) = 0x66;
1296         emit_rex(0,0,(indexreg),(basereg));
1297         *(cd->mcodeptr++) = 0xc7;
1298         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1299         emit_imm16((imm));
1300 }
1301
1302
1303 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1304 {
1305         emit_rex(0,0,(indexreg),(basereg));
1306         *(cd->mcodeptr++) = 0xc6;
1307         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1308         emit_imm8((imm));
1309 }
1310
1311
1312 void emit_mov_mem_reg(codegendata *cd, s4 disp, s4 dreg)
1313 {
1314         emit_rex(1, dreg, 0, 0);
1315         *(cd->mcodeptr++) = 0x8b;
1316         emit_address_byte(0, dreg, 4);
1317         emit_mem(4, disp);
1318 }
1319
1320
1321 /*
1322  * alu operations
1323  */
1324 void emit_alu_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1325 {
1326         emit_rex(1,(reg),0,(dreg));
1327         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1328         emit_reg((reg),(dreg));
1329 }
1330
1331
1332 void emit_alul_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1333 {
1334         emit_rex(0,(reg),0,(dreg));
1335         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1336         emit_reg((reg),(dreg));
1337 }
1338
1339
1340 void emit_alu_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1341 {
1342         emit_rex(1,(reg),0,(basereg));
1343         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1344         emit_membase(cd, (basereg),(disp),(reg));
1345 }
1346
1347
1348 void emit_alul_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1349 {
1350         emit_rex(0,(reg),0,(basereg));
1351         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1352         emit_membase(cd, (basereg),(disp),(reg));
1353 }
1354
1355
1356 void emit_alu_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1357 {
1358         emit_rex(1,(reg),0,(basereg));
1359         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1360         emit_membase(cd, (basereg),(disp),(reg));
1361 }
1362
1363
1364 void emit_alul_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1365 {
1366         emit_rex(0,(reg),0,(basereg));
1367         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1368         emit_membase(cd, (basereg),(disp),(reg));
1369 }
1370
1371
1372 void emit_alu_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1373         if (IS_IMM8(imm)) {
1374                 emit_rex(1,0,0,(dreg));
1375                 *(cd->mcodeptr++) = 0x83;
1376                 emit_reg((opc),(dreg));
1377                 emit_imm8((imm));
1378         } else {
1379                 emit_rex(1,0,0,(dreg));
1380                 *(cd->mcodeptr++) = 0x81;
1381                 emit_reg((opc),(dreg));
1382                 emit_imm32((imm));
1383         }
1384 }
1385
1386
1387 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1388 {
1389         emit_rex(1,0,0,(dreg));
1390         *(cd->mcodeptr++) = 0x81;
1391         emit_reg((opc),(dreg));
1392         emit_imm32((imm));
1393 }
1394
1395
1396 void emit_alul_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1397 {
1398         emit_rex(0,0,0,(dreg));
1399         *(cd->mcodeptr++) = 0x81;
1400         emit_reg((opc),(dreg));
1401         emit_imm32((imm));
1402 }
1403
1404
1405 void emit_alul_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1406         if (IS_IMM8(imm)) {
1407                 emit_rex(0,0,0,(dreg));
1408                 *(cd->mcodeptr++) = 0x83;
1409                 emit_reg((opc),(dreg));
1410                 emit_imm8((imm));
1411         } else {
1412                 emit_rex(0,0,0,(dreg));
1413                 *(cd->mcodeptr++) = 0x81;
1414                 emit_reg((opc),(dreg));
1415                 emit_imm32((imm));
1416         }
1417 }
1418
1419
1420 void emit_alu_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1421         if (IS_IMM8(imm)) {
1422                 emit_rex(1,(basereg),0,0);
1423                 *(cd->mcodeptr++) = 0x83;
1424                 emit_membase(cd, (basereg),(disp),(opc));
1425                 emit_imm8((imm));
1426         } else {
1427                 emit_rex(1,(basereg),0,0);
1428                 *(cd->mcodeptr++) = 0x81;
1429                 emit_membase(cd, (basereg),(disp),(opc));
1430                 emit_imm32((imm));
1431         }
1432 }
1433
1434
1435 void emit_alul_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1436         if (IS_IMM8(imm)) {
1437                 emit_rex(0,(basereg),0,0);
1438                 *(cd->mcodeptr++) = 0x83;
1439                 emit_membase(cd, (basereg),(disp),(opc));
1440                 emit_imm8((imm));
1441         } else {
1442                 emit_rex(0,(basereg),0,0);
1443                 *(cd->mcodeptr++) = 0x81;
1444                 emit_membase(cd, (basereg),(disp),(opc));
1445                 emit_imm32((imm));
1446         }
1447 }
1448
1449
1450 void emit_test_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1451         emit_rex(1,(reg),0,(dreg));
1452         *(cd->mcodeptr++) = 0x85;
1453         emit_reg((reg),(dreg));
1454 }
1455
1456
1457 void emit_testl_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1458         emit_rex(0,(reg),0,(dreg));
1459         *(cd->mcodeptr++) = 0x85;
1460         emit_reg((reg),(dreg));
1461 }
1462
1463
1464 void emit_test_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1465         *(cd->mcodeptr++) = 0xf7;
1466         emit_reg(0,(reg));
1467         emit_imm32((imm));
1468 }
1469
1470
1471 void emit_testw_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1472         *(cd->mcodeptr++) = 0x66;
1473         *(cd->mcodeptr++) = 0xf7;
1474         emit_reg(0,(reg));
1475         emit_imm16((imm));
1476 }
1477
1478
1479 void emit_testb_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1480         *(cd->mcodeptr++) = 0xf6;
1481         emit_reg(0,(reg));
1482         emit_imm8((imm));
1483 }
1484
1485
1486 void emit_lea_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1487         emit_rex(1,(reg),0,(basereg));
1488         *(cd->mcodeptr++) = 0x8d;
1489         emit_membase(cd, (basereg),(disp),(reg));
1490 }
1491
1492
1493 void emit_leal_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1494         emit_rex(0,(reg),0,(basereg));
1495         *(cd->mcodeptr++) = 0x8d;
1496         emit_membase(cd, (basereg),(disp),(reg));
1497 }
1498
1499
1500
1501 void emit_incl_membase(codegendata *cd, s8 basereg, s8 disp)
1502 {
1503         emit_rex(0,0,0,(basereg));
1504         *(cd->mcodeptr++) = 0xff;
1505         emit_membase(cd, (basereg),(disp),0);
1506 }
1507
1508
1509
1510 void emit_cltd(codegendata *cd) {
1511     *(cd->mcodeptr++) = 0x99;
1512 }
1513
1514
1515 void emit_cqto(codegendata *cd) {
1516         emit_rex(1,0,0,0);
1517         *(cd->mcodeptr++) = 0x99;
1518 }
1519
1520
1521
1522 void emit_imul_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1523         emit_rex(1,(dreg),0,(reg));
1524         *(cd->mcodeptr++) = 0x0f;
1525         *(cd->mcodeptr++) = 0xaf;
1526         emit_reg((dreg),(reg));
1527 }
1528
1529
1530 void emit_imull_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1531         emit_rex(0,(dreg),0,(reg));
1532         *(cd->mcodeptr++) = 0x0f;
1533         *(cd->mcodeptr++) = 0xaf;
1534         emit_reg((dreg),(reg));
1535 }
1536
1537
1538 void emit_imul_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1539         emit_rex(1,(dreg),0,(basereg));
1540         *(cd->mcodeptr++) = 0x0f;
1541         *(cd->mcodeptr++) = 0xaf;
1542         emit_membase(cd, (basereg),(disp),(dreg));
1543 }
1544
1545
1546 void emit_imull_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1547         emit_rex(0,(dreg),0,(basereg));
1548         *(cd->mcodeptr++) = 0x0f;
1549         *(cd->mcodeptr++) = 0xaf;
1550         emit_membase(cd, (basereg),(disp),(dreg));
1551 }
1552
1553
1554 void emit_imul_imm_reg(codegendata *cd, s8 imm, s8 dreg) {
1555         if (IS_IMM8((imm))) {
1556                 emit_rex(1,0,0,(dreg));
1557                 *(cd->mcodeptr++) = 0x6b;
1558                 emit_reg(0,(dreg));
1559                 emit_imm8((imm));
1560         } else {
1561                 emit_rex(1,0,0,(dreg));
1562                 *(cd->mcodeptr++) = 0x69;
1563                 emit_reg(0,(dreg));
1564                 emit_imm32((imm));
1565         }
1566 }
1567
1568
1569 void emit_imul_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1570         if (IS_IMM8((imm))) {
1571                 emit_rex(1,(dreg),0,(reg));
1572                 *(cd->mcodeptr++) = 0x6b;
1573                 emit_reg((dreg),(reg));
1574                 emit_imm8((imm));
1575         } else {
1576                 emit_rex(1,(dreg),0,(reg));
1577                 *(cd->mcodeptr++) = 0x69;
1578                 emit_reg((dreg),(reg));
1579                 emit_imm32((imm));
1580         }
1581 }
1582
1583
1584 void emit_imull_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1585         if (IS_IMM8((imm))) {
1586                 emit_rex(0,(dreg),0,(reg));
1587                 *(cd->mcodeptr++) = 0x6b;
1588                 emit_reg((dreg),(reg));
1589                 emit_imm8((imm));
1590         } else {
1591                 emit_rex(0,(dreg),0,(reg));
1592                 *(cd->mcodeptr++) = 0x69;
1593                 emit_reg((dreg),(reg));
1594                 emit_imm32((imm));
1595         }
1596 }
1597
1598
1599 void emit_imul_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1600         if (IS_IMM8((imm))) {
1601                 emit_rex(1,(dreg),0,(basereg));
1602                 *(cd->mcodeptr++) = 0x6b;
1603                 emit_membase(cd, (basereg),(disp),(dreg));
1604                 emit_imm8((imm));
1605         } else {
1606                 emit_rex(1,(dreg),0,(basereg));
1607                 *(cd->mcodeptr++) = 0x69;
1608                 emit_membase(cd, (basereg),(disp),(dreg));
1609                 emit_imm32((imm));
1610         }
1611 }
1612
1613
1614 void emit_imull_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1615         if (IS_IMM8((imm))) {
1616                 emit_rex(0,(dreg),0,(basereg));
1617                 *(cd->mcodeptr++) = 0x6b;
1618                 emit_membase(cd, (basereg),(disp),(dreg));
1619                 emit_imm8((imm));
1620         } else {
1621                 emit_rex(0,(dreg),0,(basereg));
1622                 *(cd->mcodeptr++) = 0x69;
1623                 emit_membase(cd, (basereg),(disp),(dreg));
1624                 emit_imm32((imm));
1625         }
1626 }
1627
1628
1629 void emit_idiv_reg(codegendata *cd, s8 reg) {
1630         emit_rex(1,0,0,(reg));
1631         *(cd->mcodeptr++) = 0xf7;
1632         emit_reg(7,(reg));
1633 }
1634
1635
1636 void emit_idivl_reg(codegendata *cd, s8 reg) {
1637         emit_rex(0,0,0,(reg));
1638         *(cd->mcodeptr++) = 0xf7;
1639         emit_reg(7,(reg));
1640 }
1641
1642
1643
1644 void emit_ret(codegendata *cd) {
1645     *(cd->mcodeptr++) = 0xc3;
1646 }
1647
1648
1649
1650 /*
1651  * shift ops
1652  */
1653 void emit_shift_reg(codegendata *cd, s8 opc, s8 reg) {
1654         emit_rex(1,0,0,(reg));
1655         *(cd->mcodeptr++) = 0xd3;
1656         emit_reg((opc),(reg));
1657 }
1658
1659
1660 void emit_shiftl_reg(codegendata *cd, s8 opc, s8 reg) {
1661         emit_rex(0,0,0,(reg));
1662         *(cd->mcodeptr++) = 0xd3;
1663         emit_reg((opc),(reg));
1664 }
1665
1666
1667 void emit_shift_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1668         emit_rex(1,0,0,(basereg));
1669         *(cd->mcodeptr++) = 0xd3;
1670         emit_membase(cd, (basereg),(disp),(opc));
1671 }
1672
1673
1674 void emit_shiftl_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1675         emit_rex(0,0,0,(basereg));
1676         *(cd->mcodeptr++) = 0xd3;
1677         emit_membase(cd, (basereg),(disp),(opc));
1678 }
1679
1680
1681 void emit_shift_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1682         if ((imm) == 1) {
1683                 emit_rex(1,0,0,(dreg));
1684                 *(cd->mcodeptr++) = 0xd1;
1685                 emit_reg((opc),(dreg));
1686         } else {
1687                 emit_rex(1,0,0,(dreg));
1688                 *(cd->mcodeptr++) = 0xc1;
1689                 emit_reg((opc),(dreg));
1690                 emit_imm8((imm));
1691         }
1692 }
1693
1694
1695 void emit_shiftl_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1696         if ((imm) == 1) {
1697                 emit_rex(0,0,0,(dreg));
1698                 *(cd->mcodeptr++) = 0xd1;
1699                 emit_reg((opc),(dreg));
1700         } else {
1701                 emit_rex(0,0,0,(dreg));
1702                 *(cd->mcodeptr++) = 0xc1;
1703                 emit_reg((opc),(dreg));
1704                 emit_imm8((imm));
1705         }
1706 }
1707
1708
1709 void emit_shift_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1710         if ((imm) == 1) {
1711                 emit_rex(1,0,0,(basereg));
1712                 *(cd->mcodeptr++) = 0xd1;
1713                 emit_membase(cd, (basereg),(disp),(opc));
1714         } else {
1715                 emit_rex(1,0,0,(basereg));
1716                 *(cd->mcodeptr++) = 0xc1;
1717                 emit_membase(cd, (basereg),(disp),(opc));
1718                 emit_imm8((imm));
1719         }
1720 }
1721
1722
1723 void emit_shiftl_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1724         if ((imm) == 1) {
1725                 emit_rex(0,0,0,(basereg));
1726                 *(cd->mcodeptr++) = 0xd1;
1727                 emit_membase(cd, (basereg),(disp),(opc));
1728         } else {
1729                 emit_rex(0,0,0,(basereg));
1730                 *(cd->mcodeptr++) = 0xc1;
1731                 emit_membase(cd, (basereg),(disp),(opc));
1732                 emit_imm8((imm));
1733         }
1734 }
1735
1736
1737
1738 /*
1739  * jump operations
1740  */
1741 void emit_jmp_imm(codegendata *cd, s8 imm) {
1742         *(cd->mcodeptr++) = 0xe9;
1743         emit_imm32((imm));
1744 }
1745
1746
1747 void emit_jmp_reg(codegendata *cd, s8 reg) {
1748         emit_rex(0,0,0,(reg));
1749         *(cd->mcodeptr++) = 0xff;
1750         emit_reg(4,(reg));
1751 }
1752
1753
1754 void emit_jcc(codegendata *cd, s8 opc, s8 imm) {
1755         *(cd->mcodeptr++) = 0x0f;
1756         *(cd->mcodeptr++) = (0x80 + (opc));
1757         emit_imm32((imm));
1758 }
1759
1760
1761
1762 /*
1763  * conditional set and move operations
1764  */
1765
1766 /* we need the rex byte to get all low bytes */
1767 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1768 {
1769         *(cd->mcodeptr++) = (0x40 | (((reg) >> 3) & 0x01));
1770         *(cd->mcodeptr++) = 0x0f;
1771         *(cd->mcodeptr++) = (0x90 + (opc));
1772         emit_reg(0,(reg));
1773 }
1774
1775
1776 /* we need the rex byte to get all low bytes */
1777 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1778 {
1779         *(cd->mcodeptr++) = (0x40 | (((basereg) >> 3) & 0x01));
1780         *(cd->mcodeptr++) = 0x0f;
1781         *(cd->mcodeptr++) = (0x90 + (opc));
1782         emit_membase(cd, (basereg),(disp),0);
1783 }
1784
1785
1786 void emit_cmovcc_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1787 {
1788         emit_rex(1,(dreg),0,(reg));
1789         *(cd->mcodeptr++) = 0x0f;
1790         *(cd->mcodeptr++) = (0x40 + (opc));
1791         emit_reg((dreg),(reg));
1792 }
1793
1794
1795 void emit_cmovccl_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1796 {
1797         emit_rex(0,(dreg),0,(reg));
1798         *(cd->mcodeptr++) = 0x0f;
1799         *(cd->mcodeptr++) = (0x40 + (opc));
1800         emit_reg((dreg),(reg));
1801 }
1802
1803
1804 void emit_neg_reg(codegendata *cd, s8 reg)
1805 {
1806         emit_rex(1,0,0,(reg));
1807         *(cd->mcodeptr++) = 0xf7;
1808         emit_reg(3,(reg));
1809 }
1810
1811
1812 void emit_negl_reg(codegendata *cd, s8 reg)
1813 {
1814         emit_rex(0,0,0,(reg));
1815         *(cd->mcodeptr++) = 0xf7;
1816         emit_reg(3,(reg));
1817 }
1818
1819
1820 void emit_push_reg(codegendata *cd, s8 reg) {
1821         emit_rex(0,0,0,(reg));
1822         *(cd->mcodeptr++) = 0x50 + (0x07 & (reg));
1823 }
1824
1825
1826 void emit_push_imm(codegendata *cd, s8 imm) {
1827         *(cd->mcodeptr++) = 0x68;
1828         emit_imm32((imm));
1829 }
1830
1831
1832 void emit_pop_reg(codegendata *cd, s8 reg) {
1833         emit_rex(0,0,0,(reg));
1834         *(cd->mcodeptr++) = 0x58 + (0x07 & (reg));
1835 }
1836
1837
1838 void emit_xchg_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1839         emit_rex(1,(reg),0,(dreg));
1840         *(cd->mcodeptr++) = 0x87;
1841         emit_reg((reg),(dreg));
1842 }
1843
1844
1845 void emit_nop(codegendata *cd) {
1846     *(cd->mcodeptr++) = 0x90;
1847 }
1848
1849
1850
1851 /*
1852  * call instructions
1853  */
1854 void emit_call_reg(codegendata *cd, s8 reg)
1855 {
1856         emit_rex(0,0,0,(reg));
1857         *(cd->mcodeptr++) = 0xff;
1858         emit_reg(2,(reg));
1859 }
1860
1861
1862 void emit_call_imm(codegendata *cd, s8 imm)
1863 {
1864         *(cd->mcodeptr++) = 0xe8;
1865         emit_imm32((imm));
1866 }
1867
1868
1869 void emit_call_mem(codegendata *cd, ptrint mem)
1870 {
1871         *(cd->mcodeptr++) = 0xff;
1872         emit_mem(2,(mem));
1873 }
1874
1875
1876
1877 /*
1878  * floating point instructions (SSE2)
1879  */
1880 void emit_addsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1881         *(cd->mcodeptr++) = 0xf2;
1882         emit_rex(0,(dreg),0,(reg));
1883         *(cd->mcodeptr++) = 0x0f;
1884         *(cd->mcodeptr++) = 0x58;
1885         emit_reg((dreg),(reg));
1886 }
1887
1888
1889 void emit_addss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1890         *(cd->mcodeptr++) = 0xf3;
1891         emit_rex(0,(dreg),0,(reg));
1892         *(cd->mcodeptr++) = 0x0f;
1893         *(cd->mcodeptr++) = 0x58;
1894         emit_reg((dreg),(reg));
1895 }
1896
1897
1898 void emit_cvtsi2ssq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1899         *(cd->mcodeptr++) = 0xf3;
1900         emit_rex(1,(dreg),0,(reg));
1901         *(cd->mcodeptr++) = 0x0f;
1902         *(cd->mcodeptr++) = 0x2a;
1903         emit_reg((dreg),(reg));
1904 }
1905
1906
1907 void emit_cvtsi2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1908         *(cd->mcodeptr++) = 0xf3;
1909         emit_rex(0,(dreg),0,(reg));
1910         *(cd->mcodeptr++) = 0x0f;
1911         *(cd->mcodeptr++) = 0x2a;
1912         emit_reg((dreg),(reg));
1913 }
1914
1915
1916 void emit_cvtsi2sdq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1917         *(cd->mcodeptr++) = 0xf2;
1918         emit_rex(1,(dreg),0,(reg));
1919         *(cd->mcodeptr++) = 0x0f;
1920         *(cd->mcodeptr++) = 0x2a;
1921         emit_reg((dreg),(reg));
1922 }
1923
1924
1925 void emit_cvtsi2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1926         *(cd->mcodeptr++) = 0xf2;
1927         emit_rex(0,(dreg),0,(reg));
1928         *(cd->mcodeptr++) = 0x0f;
1929         *(cd->mcodeptr++) = 0x2a;
1930         emit_reg((dreg),(reg));
1931 }
1932
1933
1934 void emit_cvtss2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1935         *(cd->mcodeptr++) = 0xf3;
1936         emit_rex(0,(dreg),0,(reg));
1937         *(cd->mcodeptr++) = 0x0f;
1938         *(cd->mcodeptr++) = 0x5a;
1939         emit_reg((dreg),(reg));
1940 }
1941
1942
1943 void emit_cvtsd2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1944         *(cd->mcodeptr++) = 0xf2;
1945         emit_rex(0,(dreg),0,(reg));
1946         *(cd->mcodeptr++) = 0x0f;
1947         *(cd->mcodeptr++) = 0x5a;
1948         emit_reg((dreg),(reg));
1949 }
1950
1951
1952 void emit_cvttss2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1953         *(cd->mcodeptr++) = 0xf3;
1954         emit_rex(1,(dreg),0,(reg));
1955         *(cd->mcodeptr++) = 0x0f;
1956         *(cd->mcodeptr++) = 0x2c;
1957         emit_reg((dreg),(reg));
1958 }
1959
1960
1961 void emit_cvttss2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1962         *(cd->mcodeptr++) = 0xf3;
1963         emit_rex(0,(dreg),0,(reg));
1964         *(cd->mcodeptr++) = 0x0f;
1965         *(cd->mcodeptr++) = 0x2c;
1966         emit_reg((dreg),(reg));
1967 }
1968
1969
1970 void emit_cvttsd2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1971         *(cd->mcodeptr++) = 0xf2;
1972         emit_rex(1,(dreg),0,(reg));
1973         *(cd->mcodeptr++) = 0x0f;
1974         *(cd->mcodeptr++) = 0x2c;
1975         emit_reg((dreg),(reg));
1976 }
1977
1978
1979 void emit_cvttsd2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1980         *(cd->mcodeptr++) = 0xf2;
1981         emit_rex(0,(dreg),0,(reg));
1982         *(cd->mcodeptr++) = 0x0f;
1983         *(cd->mcodeptr++) = 0x2c;
1984         emit_reg((dreg),(reg));
1985 }
1986
1987
1988 void emit_divss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1989         *(cd->mcodeptr++) = 0xf3;
1990         emit_rex(0,(dreg),0,(reg));
1991         *(cd->mcodeptr++) = 0x0f;
1992         *(cd->mcodeptr++) = 0x5e;
1993         emit_reg((dreg),(reg));
1994 }
1995
1996
1997 void emit_divsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1998         *(cd->mcodeptr++) = 0xf2;
1999         emit_rex(0,(dreg),0,(reg));
2000         *(cd->mcodeptr++) = 0x0f;
2001         *(cd->mcodeptr++) = 0x5e;
2002         emit_reg((dreg),(reg));
2003 }
2004
2005
2006 void emit_movd_reg_freg(codegendata *cd, s8 reg, s8 freg) {
2007         *(cd->mcodeptr++) = 0x66;
2008         emit_rex(1,(freg),0,(reg));
2009         *(cd->mcodeptr++) = 0x0f;
2010         *(cd->mcodeptr++) = 0x6e;
2011         emit_reg((freg),(reg));
2012 }
2013
2014
2015 void emit_movd_freg_reg(codegendata *cd, s8 freg, s8 reg) {
2016         *(cd->mcodeptr++) = 0x66;
2017         emit_rex(1,(freg),0,(reg));
2018         *(cd->mcodeptr++) = 0x0f;
2019         *(cd->mcodeptr++) = 0x7e;
2020         emit_reg((freg),(reg));
2021 }
2022
2023
2024 void emit_movd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2025         *(cd->mcodeptr++) = 0x66;
2026         emit_rex(0,(reg),0,(basereg));
2027         *(cd->mcodeptr++) = 0x0f;
2028         *(cd->mcodeptr++) = 0x7e;
2029         emit_membase(cd, (basereg),(disp),(reg));
2030 }
2031
2032
2033 void emit_movd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2034         *(cd->mcodeptr++) = 0x66;
2035         emit_rex(0,(reg),(indexreg),(basereg));
2036         *(cd->mcodeptr++) = 0x0f;
2037         *(cd->mcodeptr++) = 0x7e;
2038         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2039 }
2040
2041
2042 void emit_movd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2043         *(cd->mcodeptr++) = 0x66;
2044         emit_rex(1,(dreg),0,(basereg));
2045         *(cd->mcodeptr++) = 0x0f;
2046         *(cd->mcodeptr++) = 0x6e;
2047         emit_membase(cd, (basereg),(disp),(dreg));
2048 }
2049
2050
2051 void emit_movdl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2052         *(cd->mcodeptr++) = 0x66;
2053         emit_rex(0,(dreg),0,(basereg));
2054         *(cd->mcodeptr++) = 0x0f;
2055         *(cd->mcodeptr++) = 0x6e;
2056         emit_membase(cd, (basereg),(disp),(dreg));
2057 }
2058
2059
2060 void emit_movd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2061         *(cd->mcodeptr++) = 0x66;
2062         emit_rex(0,(dreg),(indexreg),(basereg));
2063         *(cd->mcodeptr++) = 0x0f;
2064         *(cd->mcodeptr++) = 0x6e;
2065         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2066 }
2067
2068
2069 void emit_movq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2070         *(cd->mcodeptr++) = 0xf3;
2071         emit_rex(0,(dreg),0,(reg));
2072         *(cd->mcodeptr++) = 0x0f;
2073         *(cd->mcodeptr++) = 0x7e;
2074         emit_reg((dreg),(reg));
2075 }
2076
2077
2078 void emit_movq_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2079         *(cd->mcodeptr++) = 0x66;
2080         emit_rex(0,(reg),0,(basereg));
2081         *(cd->mcodeptr++) = 0x0f;
2082         *(cd->mcodeptr++) = 0xd6;
2083         emit_membase(cd, (basereg),(disp),(reg));
2084 }
2085
2086
2087 void emit_movq_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2088         *(cd->mcodeptr++) = 0xf3;
2089         emit_rex(0,(dreg),0,(basereg));
2090         *(cd->mcodeptr++) = 0x0f;
2091         *(cd->mcodeptr++) = 0x7e;
2092         emit_membase(cd, (basereg),(disp),(dreg));
2093 }
2094
2095
2096 void emit_movss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2097         *(cd->mcodeptr++) = 0xf3;
2098         emit_rex(0,(reg),0,(dreg));
2099         *(cd->mcodeptr++) = 0x0f;
2100         *(cd->mcodeptr++) = 0x10;
2101         emit_reg((reg),(dreg));
2102 }
2103
2104
2105 void emit_movsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2106         *(cd->mcodeptr++) = 0xf2;
2107         emit_rex(0,(reg),0,(dreg));
2108         *(cd->mcodeptr++) = 0x0f;
2109         *(cd->mcodeptr++) = 0x10;
2110         emit_reg((reg),(dreg));
2111 }
2112
2113
2114 void emit_movss_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2115         *(cd->mcodeptr++) = 0xf3;
2116         emit_rex(0,(reg),0,(basereg));
2117         *(cd->mcodeptr++) = 0x0f;
2118         *(cd->mcodeptr++) = 0x11;
2119         emit_membase(cd, (basereg),(disp),(reg));
2120 }
2121
2122
2123 /* Always emit a REX byte, because the instruction size can be smaller when   */
2124 /* all register indexes are smaller than 7.                                   */
2125 void emit_movss_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2126         *(cd->mcodeptr++) = 0xf3;
2127         emit_byte_rex((reg),0,(basereg));
2128         *(cd->mcodeptr++) = 0x0f;
2129         *(cd->mcodeptr++) = 0x11;
2130         emit_membase32(cd, (basereg),(disp),(reg));
2131 }
2132
2133
2134 void emit_movsd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2135         *(cd->mcodeptr++) = 0xf2;
2136         emit_rex(0,(reg),0,(basereg));
2137         *(cd->mcodeptr++) = 0x0f;
2138         *(cd->mcodeptr++) = 0x11;
2139         emit_membase(cd, (basereg),(disp),(reg));
2140 }
2141
2142
2143 /* Always emit a REX byte, because the instruction size can be smaller when   */
2144 /* all register indexes are smaller than 7.                                   */
2145 void emit_movsd_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2146         *(cd->mcodeptr++) = 0xf2;
2147         emit_byte_rex((reg),0,(basereg));
2148         *(cd->mcodeptr++) = 0x0f;
2149         *(cd->mcodeptr++) = 0x11;
2150         emit_membase32(cd, (basereg),(disp),(reg));
2151 }
2152
2153
2154 void emit_movss_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2155         *(cd->mcodeptr++) = 0xf3;
2156         emit_rex(0,(dreg),0,(basereg));
2157         *(cd->mcodeptr++) = 0x0f;
2158         *(cd->mcodeptr++) = 0x10;
2159         emit_membase(cd, (basereg),(disp),(dreg));
2160 }
2161
2162
2163 /* Always emit a REX byte, because the instruction size can be smaller when   */
2164 /* all register indexes are smaller than 7.                                   */
2165 void emit_movss_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2166         *(cd->mcodeptr++) = 0xf3;
2167         emit_byte_rex((dreg),0,(basereg));
2168         *(cd->mcodeptr++) = 0x0f;
2169         *(cd->mcodeptr++) = 0x10;
2170         emit_membase32(cd, (basereg),(disp),(dreg));
2171 }
2172
2173
2174 void emit_movlps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2175 {
2176         emit_rex(0,(dreg),0,(basereg));
2177         *(cd->mcodeptr++) = 0x0f;
2178         *(cd->mcodeptr++) = 0x12;
2179         emit_membase(cd, (basereg),(disp),(dreg));
2180 }
2181
2182
2183 void emit_movlps_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2184 {
2185         emit_rex(0,(reg),0,(basereg));
2186         *(cd->mcodeptr++) = 0x0f;
2187         *(cd->mcodeptr++) = 0x13;
2188         emit_membase(cd, (basereg),(disp),(reg));
2189 }
2190
2191
2192 void emit_movsd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2193         *(cd->mcodeptr++) = 0xf2;
2194         emit_rex(0,(dreg),0,(basereg));
2195         *(cd->mcodeptr++) = 0x0f;
2196         *(cd->mcodeptr++) = 0x10;
2197         emit_membase(cd, (basereg),(disp),(dreg));
2198 }
2199
2200
2201 /* Always emit a REX byte, because the instruction size can be smaller when   */
2202 /* all register indexes are smaller than 7.                                   */
2203 void emit_movsd_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2204         *(cd->mcodeptr++) = 0xf2;
2205         emit_byte_rex((dreg),0,(basereg));
2206         *(cd->mcodeptr++) = 0x0f;
2207         *(cd->mcodeptr++) = 0x10;
2208         emit_membase32(cd, (basereg),(disp),(dreg));
2209 }
2210
2211
2212 void emit_movlpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2213 {
2214         *(cd->mcodeptr++) = 0x66;
2215         emit_rex(0,(dreg),0,(basereg));
2216         *(cd->mcodeptr++) = 0x0f;
2217         *(cd->mcodeptr++) = 0x12;
2218         emit_membase(cd, (basereg),(disp),(dreg));
2219 }
2220
2221
2222 void emit_movlpd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2223 {
2224         *(cd->mcodeptr++) = 0x66;
2225         emit_rex(0,(reg),0,(basereg));
2226         *(cd->mcodeptr++) = 0x0f;
2227         *(cd->mcodeptr++) = 0x13;
2228         emit_membase(cd, (basereg),(disp),(reg));
2229 }
2230
2231
2232 void emit_movss_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2233         *(cd->mcodeptr++) = 0xf3;
2234         emit_rex(0,(reg),(indexreg),(basereg));
2235         *(cd->mcodeptr++) = 0x0f;
2236         *(cd->mcodeptr++) = 0x11;
2237         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2238 }
2239
2240
2241 void emit_movsd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2242         *(cd->mcodeptr++) = 0xf2;
2243         emit_rex(0,(reg),(indexreg),(basereg));
2244         *(cd->mcodeptr++) = 0x0f;
2245         *(cd->mcodeptr++) = 0x11;
2246         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2247 }
2248
2249
2250 void emit_movss_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2251         *(cd->mcodeptr++) = 0xf3;
2252         emit_rex(0,(dreg),(indexreg),(basereg));
2253         *(cd->mcodeptr++) = 0x0f;
2254         *(cd->mcodeptr++) = 0x10;
2255         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2256 }
2257
2258
2259 void emit_movsd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2260         *(cd->mcodeptr++) = 0xf2;
2261         emit_rex(0,(dreg),(indexreg),(basereg));
2262         *(cd->mcodeptr++) = 0x0f;
2263         *(cd->mcodeptr++) = 0x10;
2264         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2265 }
2266
2267
2268 void emit_mulss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2269         *(cd->mcodeptr++) = 0xf3;
2270         emit_rex(0,(dreg),0,(reg));
2271         *(cd->mcodeptr++) = 0x0f;
2272         *(cd->mcodeptr++) = 0x59;
2273         emit_reg((dreg),(reg));
2274 }
2275
2276
2277 void emit_mulsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2278         *(cd->mcodeptr++) = 0xf2;
2279         emit_rex(0,(dreg),0,(reg));
2280         *(cd->mcodeptr++) = 0x0f;
2281         *(cd->mcodeptr++) = 0x59;
2282         emit_reg((dreg),(reg));
2283 }
2284
2285
2286 void emit_subss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2287         *(cd->mcodeptr++) = 0xf3;
2288         emit_rex(0,(dreg),0,(reg));
2289         *(cd->mcodeptr++) = 0x0f;
2290         *(cd->mcodeptr++) = 0x5c;
2291         emit_reg((dreg),(reg));
2292 }
2293
2294
2295 void emit_subsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2296         *(cd->mcodeptr++) = 0xf2;
2297         emit_rex(0,(dreg),0,(reg));
2298         *(cd->mcodeptr++) = 0x0f;
2299         *(cd->mcodeptr++) = 0x5c;
2300         emit_reg((dreg),(reg));
2301 }
2302
2303
2304 void emit_ucomiss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2305         emit_rex(0,(dreg),0,(reg));
2306         *(cd->mcodeptr++) = 0x0f;
2307         *(cd->mcodeptr++) = 0x2e;
2308         emit_reg((dreg),(reg));
2309 }
2310
2311
2312 void emit_ucomisd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2313         *(cd->mcodeptr++) = 0x66;
2314         emit_rex(0,(dreg),0,(reg));
2315         *(cd->mcodeptr++) = 0x0f;
2316         *(cd->mcodeptr++) = 0x2e;
2317         emit_reg((dreg),(reg));
2318 }
2319
2320
2321 void emit_xorps_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2322         emit_rex(0,(dreg),0,(reg));
2323         *(cd->mcodeptr++) = 0x0f;
2324         *(cd->mcodeptr++) = 0x57;
2325         emit_reg((dreg),(reg));
2326 }
2327
2328
2329 void emit_xorps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2330         emit_rex(0,(dreg),0,(basereg));
2331         *(cd->mcodeptr++) = 0x0f;
2332         *(cd->mcodeptr++) = 0x57;
2333         emit_membase(cd, (basereg),(disp),(dreg));
2334 }
2335
2336
2337 void emit_xorpd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2338         *(cd->mcodeptr++) = 0x66;
2339         emit_rex(0,(dreg),0,(reg));
2340         *(cd->mcodeptr++) = 0x0f;
2341         *(cd->mcodeptr++) = 0x57;
2342         emit_reg((dreg),(reg));
2343 }
2344
2345
2346 void emit_xorpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2347         *(cd->mcodeptr++) = 0x66;
2348         emit_rex(0,(dreg),0,(basereg));
2349         *(cd->mcodeptr++) = 0x0f;
2350         *(cd->mcodeptr++) = 0x57;
2351         emit_membase(cd, (basereg),(disp),(dreg));
2352 }
2353
2354
2355 /* system instructions ********************************************************/
2356
2357 void emit_rdtsc(codegendata *cd)
2358 {
2359         *(cd->mcodeptr++) = 0x0f;
2360         *(cd->mcodeptr++) = 0x31;
2361 }
2362
2363
2364 /*
2365  * These are local overrides for various environment variables in Emacs.
2366  * Please do not remove this and leave it at the end of the file, where
2367  * Emacs will automagically detect them.
2368  * ---------------------------------------------------------------------
2369  * Local variables:
2370  * mode: c
2371  * indent-tabs-mode: t
2372  * c-basic-offset: 4
2373  * tab-width: 4
2374  * End:
2375  */