src/vm/jit/x86_64/codegen.h

   1 /* src/vm/jit/x86_64/codegen.h - code generation macros for x86_64
   2
   3    Copyright (C) 1996-2005, 2006, 2007, 2008, 2009
   4    CACAOVM - Verein zur Foerderung der freien virtuellen Maschine CACAO
   5
   6    This file is part of CACAO.
   7
   8    This program is free software; you can redistribute it and/or
   9    modify it under the terms of the GNU General Public License as
  10    published by the Free Software Foundation; either version 2, or (at
  11    your option) any later version.
  12
  13    This program is distributed in the hope that it will be useful, but
  14    WITHOUT ANY WARRANTY; without even the implied warranty of
  15    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16    General Public License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with this program; if not, write to the Free Software
  20    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  21    02110-1301, USA.
  22
  23 */
  24
  25
  26 #ifndef _CODEGEN_H
  27 #define _CODEGEN_H
  28
  29 #include "config.h"
  30
  31 #include <ucontext.h>
  32
  33 #include "vm/types.h"
  34
  35 #include "vm/jit/x86_64/emit.h"
  36
  37 #include "vm/jit/jit.hpp"
  38
  39
  40 /* additional functions and macros to generate code ***************************/
  41
  42 /* MCODECHECK(icnt) */
  43
  44 #define MCODECHECK(icnt) \
  45     do { \
  46         if ((cd->mcodeptr + (icnt)) > cd->mcodeend) \
  47             codegen_increase(cd); \
  48     } while (0)
  49
  50
  51 #define ALIGNCODENOP \
  52     do { \
  53         int len = (-(ptrint) cd->mcodeptr) & 7; \
  54         if (len) \
  55             emit_nop(cd, len); \
  56     } while (0)
  57
  58
  59 #define ICONST(r,c) \
  60     do { \
  61         if ((c) == 0) \
  62             M_CLR((d)); \
  63         else \
  64             M_IMOV_IMM((c), (d)); \
  65     } while (0)
  66 /*     do { \ */
  67 /*        M_IMOV_IMM((c), (d)); \ */
  68 /*     } while (0) */
  69
  70
  71 #define LCONST(r,c) \
  72     do { \
  73         if ((c) == 0) \
  74             M_CLR((d)); \
  75         else \
  76             M_MOV_IMM((c), (d)); \
  77     } while (0)
  78
  79
  80 /* branch defines *************************************************************/
  81
  82 #define BRANCH_UNCONDITIONAL_SIZE    5  /* size in bytes of a branch          */
  83 #define BRANCH_CONDITIONAL_SIZE      6  /* size in bytes of a branch          */
  84
  85 #define BRANCH_NOPS \
  86     do { \
  87         M_NOP; \
  88         M_NOP; \
  89         M_NOP; \
  90         M_NOP; \
  91         M_NOP; \
  92         M_NOP; \
  93     } while (0)
  94
  95
  96 /* patcher defines ************************************************************/
  97
  98 #define PATCHER_CALL_SIZE    2          /* size in bytes of a patcher call    */
  99
 100 #define PATCHER_NOPS \
 101     do { \
 102         emit_nop(cd, 2); \
 103     } while (0)
 104
 105
 106 /* macros to create code ******************************************************/
 107
 108 #define M_BYTE1(a) \
 109     do { \
 110         *(cd->mcodeptr) = (a); \
 111         cd->mcodeptr++; \
 112     } while (0)
 113
 114
 115 #define M_BYTE2(a, b) \
 116     do { \
 117         M_BYTE1(a); \
 118         M_BYTE1(b); \
 119     } while (0)
 120
 121
 122 #define M_MOV(a,b)              emit_mov_reg_reg(cd, (a), (b))
 123 #define M_MOV_IMM(a,b)          emit_mov_imm_reg(cd, (u8) (a), (b))
 124
 125 #define M_IMOV(a,b)             emit_movl_reg_reg(cd, (a), (b))
 126 #define M_IMOV_IMM(a,b)         emit_movl_imm_reg(cd, (u4) (a), (b))
 127
 128 #define M_FMOV(a,b)             emit_movq_reg_reg(cd, (a), (b))
 129 #define M_DMOV(a,b)             M_FMOV(a,b)
 130
 131 #define M_ILD(a,b,disp)         emit_movl_membase_reg(cd, (b), (disp), (a))
 132 #define M_LLD(a,b,disp)         emit_mov_membase_reg(cd, (b), (disp), (a))
 133
 134 #define M_ILD32(a,b,disp)       emit_movl_membase32_reg(cd, (b), (disp), (a))
 135 #define M_LLD32(a,b,disp)       emit_mov_membase32_reg(cd, (b), (disp), (a))
 136
 137 #define M_IST(a,b,disp)         emit_movl_reg_membase(cd, (a), (b), (disp))
 138 #define M_LST(a,b,disp)         emit_mov_reg_membase(cd, (a), (b), (disp))
 139
 140 #define M_IST_IMM(a,b,disp)     emit_movl_imm_membase(cd, (a), (b), (disp))
 141 #define M_LST_IMM32(a,b,disp)   emit_mov_imm_membase(cd, (a), (b), (disp))
 142
 143 #define M_IST32(a,b,disp)       emit_movl_reg_membase32(cd, (a), (b), (disp))
 144 #define M_LST32(a,b,disp)       emit_mov_reg_membase32(cd, (a), (b), (disp))
 145
 146 #define M_IST32_IMM(a,b,disp)   emit_movl_imm_membase32(cd, (a), (b), (disp))
 147 #define M_LST32_IMM32(a,b,disp) emit_mov_imm_membase32(cd, (a), (b), (disp))
 148
 149 #define M_IADD(a,b)             emit_alul_reg_reg(cd, ALU_ADD, (a), (b))
 150 #define M_ISUB(a,b)             emit_alul_reg_reg(cd, ALU_SUB, (a), (b))
 151 #define M_IMUL(a,b)             emit_imull_reg_reg(cd, (a), (b))
 152
 153 #define M_IADD_IMM(a,b)         emit_alul_imm_reg(cd, ALU_ADD, (a), (b))
 154 #define M_ISUB_IMM(a,b)         emit_alul_imm_reg(cd, ALU_SUB, (a), (b))
 155 #define M_IMUL_IMM(a,b,c)       emit_imull_imm_reg_reg(cd, (b), (a), (c))
 156
 157 #define M_LADD(a,b)             emit_alu_reg_reg(cd, ALU_ADD, (a), (b))
 158 #define M_LSUB(a,b)             emit_alu_reg_reg(cd, ALU_SUB, (a), (b))
 159 #define M_LMUL(a,b)             emit_imul_reg_reg(cd, (a), (b))
 160
 161 #define M_LADD_IMM(a,b)         emit_alu_imm_reg(cd, ALU_ADD, (a), (b))
 162 #define M_LSUB_IMM(a,b)         emit_alu_imm_reg(cd, ALU_SUB, (a), (b))
 163 #define M_LMUL_IMM(a,b,c)       emit_imul_imm_reg_reg(cd, (b), (a), (c))
 164
 165 #define M_IINC(a)               emit_incl_reg(cd, (a))
 166 #define M_LINC(a)               emit_incq_reg(cd, (a))
 167 #define M_IDEC(a)               emit_decl_reg(cd, (a))
 168
 169 #define M_ALD(a,b,disp) \
 170     do { \
 171         if (b == RIP) \
 172             M_LLD(a, b, disp + -((cd->mcodeptr + 7) - cd->mcodebase)); \
 173         else \
 174             M_LLD(a, b, disp); \
 175     } while (0)
 176
 177 #define M_ALD32(a,b,disp)       M_LLD32(a,b,disp)
 178 #define M_ALD_DSEG(a,disp)      M_ALD(a,RIP,disp)
 179
 180 #define M_ALD_MEM(a,disp)       emit_mov_mem_reg(cd, (disp), (a))
 181
 182 #define M_ALD_MEM_GET_OPC(p)     (  *(        (p) + 1))
 183 #define M_ALD_MEM_GET_MOD(p)     (((*(        (p) + 2)) >> 6) & 0x03)
 184 #define M_ALD_MEM_GET_REG(p)    ((((*(        (p) + 2)) >> 3) & 0x07) + (((*(p) >> 2) & 0x01) << 3))
 185 #define M_ALD_MEM_GET_RM(p)      (((*(        (p) + 2))     ) & 0x07)
 186 #define M_ALD_MEM_GET_DISP(p)    (  *((u4 *) ((p) + 4)))
 187
 188 #define M_AST(a,b,c)            M_LST(a,b,c)
 189 #define M_AST_IMM32(a,b,c)      M_LST_IMM32(a,b,c)
 190
 191 #define M_AADD(a,b)             M_LADD(a,b)
 192 #define M_AADD_IMM(a,b)         M_LADD_IMM(a,b)
 193 #define M_ASUB_IMM(a,b)         M_LSUB_IMM(a,b)
 194
 195 #define M_ISUB_IMM32(a,b)       emit_alul_imm32_reg(cd, ALU_SUB, (a), (b))
 196
 197 #define M_LADD_IMM32(a,b)       emit_alu_imm32_reg(cd, ALU_ADD, (a), (b))
 198 #define M_LSUB_IMM32(a,b)       emit_alu_imm32_reg(cd, ALU_SUB, (a), (b))
 199
 200 #define M_AADD_IMM32(a,b)       M_LADD_IMM32(a,b)
 201
 202 #define M_ILEA(a,b,c)           emit_leal_membase_reg(cd, (a), (b), (c))
 203 #define M_LLEA(a,b,c)           emit_lea_membase_reg(cd, (a), (b), (c))
 204 #define M_ALEA(a,b,c)           M_LLEA(a,b,c)
 205
 206 #define M_INEG(a)               emit_negl_reg(cd, (a))
 207 #define M_LNEG(a)               emit_neg_reg(cd, (a))
 208
 209 #define M_IAND(a,b)             emit_alul_reg_reg(cd, ALU_AND, (a), (b))
 210 #define M_IOR(a,b)              emit_alul_reg_reg(cd, ALU_OR, (a), (b))
 211 #define M_IXOR(a,b)             emit_alul_reg_reg(cd, ALU_XOR, (a), (b))
 212
 213 #define M_IAND_IMM(a,b)         emit_alul_imm_reg(cd, ALU_AND, (a), (b))
 214 #define M_IOR_IMM(a,b)          emit_alul_imm_reg(cd, ALU_OR, (a), (b))
 215 #define M_IXOR_IMM(a,b)         emit_alul_imm_reg(cd, ALU_XOR, (a), (b))
 216
 217 #define M_LAND(a,b)             emit_alu_reg_reg(cd, ALU_AND, (a), (b))
 218 #define M_LOR(a,b)              emit_alu_reg_reg(cd, ALU_OR, (a), (b))
 219 #define M_LXOR(a,b)             emit_alu_reg_reg(cd, ALU_XOR, (a), (b))
 220
 221 #define M_LAND_IMM(a,b)         emit_alu_imm_reg(cd, ALU_AND, (a), (b))
 222 #define M_LOR_IMM(a,b)          emit_alu_imm_reg(cd, ALU_OR, (a), (b))
 223 #define M_LXOR_IMM(a,b)         emit_alu_imm_reg(cd, ALU_XOR, (a), (b))
 224
 225 #define M_BSEXT(a,b)            emit_movsbq_reg_reg(cd, (a), (b))
 226 #define M_SSEXT(a,b)            emit_movswq_reg_reg(cd, (a), (b))
 227 #define M_ISEXT(a,b)            emit_movslq_reg_reg(cd, (a), (b))
 228
 229 #define M_BZEXT(a,b)            emit_movzbq_reg_reg(cd, (a), (b))
 230 #define M_CZEXT(a,b)            emit_movzwq_reg_reg(cd, (a), (b))
 231
 232 #define M_ISLL_IMM(a,b)         emit_shiftl_imm_reg(cd, SHIFT_SHL, (a), (b))
 233 #define M_ISRA_IMM(a,b)         emit_shiftl_imm_reg(cd, SHIFT_SAR, (a), (b))
 234 #define M_ISRL_IMM(a,b)         emit_shiftl_imm_reg(cd, SHIFT_SHR, (a), (b))
 235
 236 #define M_LSLL_IMM(a,b)         emit_shift_imm_reg(cd, SHIFT_SHL, (a), (b))
 237 #define M_LSRA_IMM(a,b)         emit_shift_imm_reg(cd, SHIFT_SAR, (a), (b))
 238 #define M_LSRL_IMM(a,b)         emit_shift_imm_reg(cd, SHIFT_SHR, (a), (b))
 239
 240 #define M_TEST(a)               emit_test_reg_reg(cd, (a), (a))
 241 #define M_ITEST(a)              emit_testl_reg_reg(cd, (a), (a))
 242
 243 #define M_LCMP(a,b)             emit_alu_reg_reg(cd, ALU_CMP, (a), (b))
 244 #define M_LCMP_IMM(a,b)         emit_alu_imm_reg(cd, ALU_CMP, (a), (b))
 245 #define M_LCMP_IMM_MEMBASE(a,b,c) emit_alu_imm_membase(cd, ALU_CMP, (a), (b), (c))
 246 #define M_LCMP_MEMBASE(a,b,c)   emit_alu_membase_reg(cd, ALU_CMP, (a), (b), (c))
 247 #define M_LCMP_MEMINDEX(a,b,c,d,e) emit_alul_memindex_reg(cd, ALU_CMP, (b), (a), (c), (d), (e))
 248
 249 #define M_ICMP(a,b)             emit_alul_reg_reg(cd, ALU_CMP, (a), (b))
 250 #define M_ICMP_IMM(a,b)         emit_alul_imm_reg(cd, ALU_CMP, (a), (b))
 251 #define M_ICMP_IMM32(a,b)       emit_alul_imm32_reg(cd, ALU_CMP, (a), (b))
 252 #define M_ICMP_IMM_MEMBASE(a,b,c) emit_alul_imm_membase(cd, ALU_CMP, (a), (b), (c))
 253 #define M_ICMP_MEMBASE(a,b,c)   emit_alul_membase_reg(cd, ALU_CMP, (a), (b), (c))
 254 #define M_ICMP_MEMINDEX(a,b,c,d,e) emit_alu_memindex_reg(cd, ALU_CMP, (b), (a), (c), (d), (e))
 255
 256 #define M_ACMP(a,b)             M_LCMP(a,b)
 257
 258 #define M_BEQ(disp)             emit_jcc(cd, CC_E, (disp))
 259 #define M_BNE(disp)             emit_jcc(cd, CC_NE, (disp))
 260 #define M_BLT(disp)             emit_jcc(cd, CC_L, (disp))
 261 #define M_BLE(disp)             emit_jcc(cd, CC_LE, (disp))
 262 #define M_BGE(disp)             emit_jcc(cd, CC_GE, (disp))
 263 #define M_BGT(disp)             emit_jcc(cd, CC_G, (disp))
 264
 265 #define M_BULT(disp)            emit_jcc(cd, CC_B, (disp))
 266 #define M_BULE(disp)            emit_jcc(cd, CC_BE, (disp))
 267 #define M_BUGE(disp)            emit_jcc(cd, CC_AE, (disp))
 268 #define M_BUGT(disp)            emit_jcc(cd, CC_A, (disp))
 269
 270 #define M_SETE(a)               emit_setcc_reg(cd, CC_E, (a))
 271 #define M_SETNE(a)              emit_setcc_reg(cd, CC_NE, (a))
 272 #define M_SETULE(a)             emit_setcc_reg(cd, CC_BE, (a))
 273
 274 #define M_CMOVEQ(a,b)           emit_cmovcc_reg_reg(cd, CC_E, (a), (b))
 275 #define M_CMOVNE(a,b)           emit_cmovcc_reg_reg(cd, CC_NE, (a), (b))
 276 #define M_CMOVLT(a,b)           emit_cmovcc_reg_reg(cd, CC_L, (a), (b))
 277 #define M_CMOVLE(a,b)           emit_cmovcc_reg_reg(cd, CC_LE, (a), (b))
 278 #define M_CMOVGE(a,b)           emit_cmovcc_reg_reg(cd, CC_GE, (a), (b))
 279 #define M_CMOVGT(a,b)           emit_cmovcc_reg_reg(cd, CC_G, (a), (b))
 280
 281 #define M_CMOVULT(a,b)          emit_cmovcc_reg_reg(cd, CC_B, (a), (b))
 282 #define M_CMOVUGT(a,b)          emit_cmovcc_reg_reg(cd, CC_A, (a), (b))
 283 #define M_CMOVP(a,b)            emit_cmovcc_reg_reg(cd, CC_P, (a), (b))
 284
 285 #define M_PUSH(a)               emit_push_reg(cd, (a))
 286 #define M_PUSH_IMM(a)           emit_push_imm(cd, (a))
 287 #define M_POP(a)                emit_pop_reg(cd, (a))
 288
 289 #define M_JMP(a)                emit_jmp_reg(cd, (a))
 290 #define M_JMP_IMM(a)            emit_jmp_imm(cd, (a))
 291 #define M_JMP_IMM2(a)           emit_jmp_imm2(cd, (a))
 292 #define M_CALL(a)               emit_call_reg(cd, (a))
 293 #define M_CALL_IMM(a)           emit_call_imm(cd, (a))
 294 #define M_RET                   M_BYTE1(0xc3)
 295
 296 #define M_NOP                   M_BYTE1(0x90)
 297 #define M_UD2                   M_BYTE2(0x0f, 0x0b)
 298
 299 #define M_CLR(a)                M_LXOR(a,a)
 300
 301
 302 #define M_FLD(a,b,disp)         emit_movss_membase_reg(cd, (b), (disp), (a))
 303 #define M_DLD(a,b,disp)         emit_movsd_membase_reg(cd, (b), (disp), (a))
 304
 305 #define M_FLD32(a,b,disp)       emit_movss_membase32_reg(cd, (b), (disp), (a))
 306 #define M_DLD32(a,b,disp)       emit_movsd_membase32_reg(cd, (b), (disp), (a))
 307
 308 #define M_FST(a,b,disp)         emit_movss_reg_membase(cd, (a), (b), (disp))
 309 #define M_DST(a,b,disp)         emit_movsd_reg_membase(cd, (a), (b), (disp))
 310
 311 #define M_FST32(a,b,disp)       emit_movss_reg_membase32(cd, (a), (b), (disp))
 312 #define M_DST32(a,b,disp)       emit_movsd_reg_membase32(cd, (a), (b), (disp))
 313
 314 #define M_FADD(a,b)             emit_addss_reg_reg(cd, (a), (b))
 315 #define M_DADD(a,b)             emit_addsd_reg_reg(cd, (a), (b))
 316 #define M_FSUB(a,b)             emit_subss_reg_reg(cd, (a), (b))
 317 #define M_DSUB(a,b)             emit_subsd_reg_reg(cd, (a), (b))
 318 #define M_FMUL(a,b)             emit_mulss_reg_reg(cd, (a), (b))
 319 #define M_DMUL(a,b)             emit_mulsd_reg_reg(cd, (a), (b))
 320 #define M_FDIV(a,b)             emit_divss_reg_reg(cd, (a), (b))
 321 #define M_DDIV(a,b)             emit_divsd_reg_reg(cd, (a), (b))
 322
 323 #define M_CVTIF(a,b)            emit_cvtsi2ss_reg_reg(cd, (a), (b))
 324 #define M_CVTID(a,b)            emit_cvtsi2sd_reg_reg(cd, (a), (b))
 325 #define M_CVTLF(a,b)            emit_cvtsi2ssq_reg_reg(cd, (a), (b))
 326 #define M_CVTLD(a,b)            emit_cvtsi2sdq_reg_reg(cd, (a), (b))
 327 #define M_CVTFI(a,b)            emit_cvttss2si_reg_reg(cd, (a), (b))
 328 #define M_CVTDI(a,b)            emit_cvttsd2si_reg_reg(cd, (a), (b))
 329 #define M_CVTFL(a,b)            emit_cvttss2siq_reg_reg(cd, (a), (b))
 330 #define M_CVTDL(a,b)            emit_cvttsd2siq_reg_reg(cd, (a), (b))
 331
 332 #define M_CVTFD(a,b)            emit_cvtss2sd_reg_reg(cd, (a), (b))
 333 #define M_CVTDF(a,b)            emit_cvtsd2ss_reg_reg(cd, (a), (b))
 334
 335
 336 /* system instructions ********************************************************/
 337
 338 #define M_MFENCE                emit_mfence(cd)
 339 #define M_RDTSC                 emit_rdtsc(cd)
 340
 341 #define M_IINC_MEMBASE(a,b)     emit_incl_membase(cd, (a), (b))
 342 #define M_LINC_MEMBASE(a,b)     emit_incq_membase(cd, (a), (b))
 343
 344 #define M_IADD_MEMBASE(a,b,c)   emit_alul_reg_membase(cd, ALU_ADD, (a), (b), (c))
 345 #define M_IADC_MEMBASE(a,b,c)   emit_alul_reg_membase(cd, ALU_ADC, (a), (b), (c))
 346 #define M_ISUB_MEMBASE(a,b,c)   emit_alul_reg_membase(cd, ALU_SUB, (a), (b), (c))
 347 #define M_ISBB_MEMBASE(a,b,c)   emit_alul_reg_membase(cd, ALU_SBB, (a), (b), (c))
 348
 349
 350 #endif /* _CODEGEN_H */
 351
 352
 353 /*
 354  * These are local overrides for various environment variables in Emacs.
 355  * Please do not remove this and leave it at the end of the file, where
 356  * Emacs will automagically detect them.
 357  * ---------------------------------------------------------------------
 358  * Local variables:
 359  * mode: c
 360  * indent-tabs-mode: t
 361  * c-basic-offset: 4
 362  * tab-width: 4
 363  * End:
 364  * vim:noexpandtab:sw=4:ts=4:
 365  */