src/vm/jit/s390/emit.c

   1 /* src/vm/jit/s390/emit.c - s390 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    $Id: emit.c 8056 2007-06-10 14:49:57Z michi $
  26
  27 */
  28
  29
  30 #include "config.h"
  31
  32 #include <assert.h>
  33
  34 #include "vm/types.h"
  35
  36 #include "md-abi.h"
  37
  38 #include "vm/jit/s390/codegen.h"
  39 #include "vm/jit/s390/emit.h"
  40
  41 #if defined(ENABLE_THREADS)
  42 # include "threads/native/lock.h"
  43 #endif
  44
  45 #include "vm/builtin.h"
  46 #include "vm/jit/abi-asm.h"
  47 #include "vm/jit/asmpart.h"
  48 #include "vm/jit/codegen-common.h"
  49 #include "vm/jit/emit-common.h"
  50 #include "vm/jit/jit.h"
  51 #include "vm/jit/replace.h"
  52 #include "vm/jit/abi.h"
  53 #include "vm/global.h"
  54 #include "mm/memory.h"
  55 #include "vm/exceptions.h"
  56
  57 #define __PORTED__
  58
  59 /* emit_load *******************************************************************
  60
  61    Emits a possible load of an operand.
  62
  63 *******************************************************************************/
  64
  65 __PORTED__ s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  66 {
  67         codegendata *cd;
  68         s4           disp;
  69         s4           reg;
  70
  71         /* get required compiler data */
  72
  73         cd = jd->cd;
  74
  75         if (IS_INMEMORY(src->flags)) {
  76                 COUNT_SPILLS;
  77
  78                 disp = src->vv.regoff * 4;
  79
  80                 if (IS_FLT_DBL_TYPE(src->type)) {
  81                         if (IS_2_WORD_TYPE(src->type))
  82                                 M_DLD(tempreg, REG_SP, disp);
  83                         else
  84                                 M_FLD(tempreg, REG_SP, disp);
  85                 }
  86                 else {
  87                         if (IS_2_WORD_TYPE(src->type))
  88                                 M_LLD(tempreg, REG_SP, disp);
  89                         else
  90                                 M_ILD(tempreg, REG_SP, disp);
  91                 }
  92
  93                 reg = tempreg;
  94         }
  95         else
  96                 reg = src->vv.regoff;
  97
  98         return reg;
  99 }
 100
 101
 102 /* emit_store ******************************************************************
 103
 104    This function generates the code to store the result of an
 105    operation back into a spilled pseudo-variable.  If the
 106    pseudo-variable has not been spilled in the first place, this
 107    function will generate nothing.
 108
 109 *******************************************************************************/
 110
 111 __PORTED__ inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 112 {
 113         codegendata *cd;
 114
 115         /* get required compiler data */
 116
 117         cd = jd->cd;
 118
 119         if (IS_INMEMORY(dst->flags)) {
 120                 COUNT_SPILLS;
 121
 122                 if (IS_FLT_DBL_TYPE(dst->type)) {
 123                         if (IS_2_WORD_TYPE(dst->type))
 124                                 M_DST(d, REG_SP, dst->vv.regoff * 4);
 125                         else
 126                                 M_FST(d, REG_SP, dst->vv.regoff * 4);
 127                 }
 128                 else {
 129                         if (IS_2_WORD_TYPE(dst->type))
 130                                 M_LST(d, REG_SP, dst->vv.regoff * 4);
 131                         else
 132                                 M_IST(d, REG_SP, dst->vv.regoff * 4);
 133                 }
 134         }
 135 }
 136
 137
 138 /* emit_copy *******************************************************************
 139
 140    Generates a register/memory to register/memory copy.
 141
 142 *******************************************************************************/
 143
 144 __PORTED__ void emit_copy(jitdata *jd, instruction *iptr)
 145 {
 146         codegendata *cd;
 147         varinfo     *src;
 148         varinfo     *dst;
 149         s4           s1, d;
 150
 151         /* get required compiler data */
 152
 153         cd = jd->cd;
 154
 155         /* get source and destination variables */
 156
 157         src = VAROP(iptr->s1);
 158         dst = VAROP(iptr->dst);
 159
 160         if ((src->vv.regoff != dst->vv.regoff) ||
 161                 ((src->flags ^ dst->flags) & INMEMORY)) {
 162
 163                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 164                         /* emit nothing, as the value won't be used anyway */
 165                         return;
 166                 }
 167
 168                 /* If one of the variables resides in memory, we can eliminate
 169                    the register move from/to the temporary register with the
 170                    order of getting the destination register and the load. */
 171
 172                 if (IS_INMEMORY(src->flags)) {
 173                         if (IS_FLT_DBL_TYPE(dst->type)) {
 174                                 d = codegen_reg_of_var(iptr->opc, dst, REG_FTMP1);
 175                         } else {
 176                                 if (IS_2_WORD_TYPE(dst->type)) {
 177                                         d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 178                                 } else {
 179                                         d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 180                                 }
 181                         }
 182                         s1 = emit_load(jd, iptr, src, d);
 183                 }
 184                 else {
 185                         if (IS_FLT_DBL_TYPE(src->type)) {
 186                                 s1 = emit_load(jd, iptr, src, REG_FTMP1);
 187                         } else {
 188                                 if (IS_2_WORD_TYPE(src->type)) {
 189                                         s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 190                                 } else {
 191                                         s1 = emit_load(jd, iptr, src, REG_ITMP1);
 192                                 }
 193                         }
 194                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 195                 }
 196
 197                 if (s1 != d) {
 198                         if (IS_FLT_DBL_TYPE(src->type)) {
 199                                 M_FMOV(s1, d);
 200                         } else {
 201                                 if (IS_2_WORD_TYPE(src->type)) {
 202                                         M_LNGMOVE(s1, d);
 203                                 } else {
 204                                         M_MOV(s1, d);
 205                                 }
 206                         }
 207                 }
 208
 209                 emit_store(jd, iptr, dst, d);
 210         }
 211 }
 212
 213
 214 /* emit_patcher_stubs **********************************************************
 215
 216    Generates the code for the patcher stubs.
 217
 218 *******************************************************************************/
 219
 220 __PORTED__ void emit_patcher_stubs(jitdata *jd)
 221 {
 222
 223         codegendata *cd;
 224         patchref    *pref;
 225         u4           mcode;
 226         u1          *savedmcodeptr;
 227         u1          *tmpmcodeptr;
 228         s4           targetdisp;
 229         s4           disp;
 230         u1          *ref;
 231
 232         /* get required compiler data */
 233
 234         cd = jd->cd;
 235
 236         /* generate code patching stub call code */
 237
 238         targetdisp = 0;
 239
 240         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 241                 /* check code segment size */
 242
 243                 MCODECHECK(100);
 244
 245                 /* Get machine code which is patched back in later. The
 246                    call is 1 instruction word long. */
 247
 248                 tmpmcodeptr = (u1 *) (cd->mcodebase + pref->branchpos);
 249
 250                 mcode = *((u4 *) tmpmcodeptr);
 251
 252                 /* Patch in the call to call the following code (done at
 253                    compile time). */
 254
 255                 savedmcodeptr = cd->mcodeptr;   /* save current mcodeptr              */
 256                 cd->mcodeptr  = tmpmcodeptr;    /* set mcodeptr to patch position     */
 257
 258                 disp = (savedmcodeptr) - (tmpmcodeptr);
 259
 260                 if (! N_VALID_BRANCH(disp)) {
 261                         /* Displacement overflow */
 262
 263                         /* If LONGBRANCHES is not set, the flag and the error flag */
 264
 265                         if (! CODEGENDATA_HAS_FLAG_LONGBRANCHES(cd)) {
 266                                 cd->flags |= (CODEGENDATA_FLAG_ERROR |
 267                                         CODEGENDATA_FLAG_LONGBRANCHES);
 268                         }
 269
 270                         /* If error flag is set, do nothing. The method has to be recompiled. */
 271
 272                         if (CODEGENDATA_HAS_FLAG_LONGBRANCHES(cd) && CODEGENDATA_HAS_FLAG_ERROR(cd)) {
 273                                 return;
 274                         }
 275                 }
 276
 277                 if (CODEGENDATA_HAS_FLAG_LONGBRANCHES(cd)) {
 278
 279                         /* Generating long branches */
 280
 281                         disp = dseg_add_s4(cd, savedmcodeptr - cd->mcodebase);
 282
 283                         M_ILD(REG_ITMP3, REG_PV, disp);
 284                         M_AADD(REG_PV, REG_ITMP3);
 285
 286                         /* Do the branch at the end of NOP sequence.
 287                          * This way the patch position is at a *fixed* offset
 288                          * (PATCHER_LONGBRANCHES_NOPS_SKIP) of the return address.
 289                          */
 290
 291                         cd->mcodeptr = tmpmcodeptr + PATCHER_LONGBRANCHES_NOPS_SKIP - SZ_BASR;
 292                         M_JMP(REG_ITMP3, REG_ITMP3);
 293                 } else {
 294
 295                         /* Generating short branches */
 296
 297                         M_BSR(REG_ITMP3, disp);
 298                 }
 299
 300                 cd->mcodeptr = savedmcodeptr;   /* restore the current mcodeptr       */
 301
 302                 /* create stack frame */
 303
 304                 M_ASUB_IMM(6 * 4, REG_SP);
 305
 306                 /* move return address onto stack */
 307
 308                 M_AST(REG_ITMP3, REG_SP, 5 * 4);
 309
 310                 /* move pointer to java_objectheader onto stack */
 311
 312 #if defined(ENABLE_THREADS)
 313                 /* create a virtual java_objectheader */
 314
 315                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 316                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 317                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 318
 319                 M_LDA(REG_ITMP3, REG_PV, disp);
 320                 M_AST(REG_ITMP3, REG_SP, 4 * 4);
 321 #else
 322                 /* nothing to do */
 323 #endif
 324
 325                 /* move machine code onto stack */
 326
 327                 disp = dseg_add_s4(cd, mcode);
 328                 M_ILD(REG_ITMP3, REG_PV, disp);
 329                 M_IST(REG_ITMP3, REG_SP, 3 * 4);
 330
 331                 /* move class/method/field reference onto stack */
 332
 333                 disp = dseg_add_address(cd, pref->ref);
 334                 M_ALD(REG_ITMP3, REG_PV, disp);
 335                 M_AST(REG_ITMP3, REG_SP, 2 * 4);
 336
 337                 /* move data segment displacement onto stack */
 338
 339                 disp = dseg_add_s4(cd, pref->disp);
 340                 M_ILD(REG_ITMP3, REG_PV, disp);
 341                 M_IST(REG_ITMP3, REG_SP, 1 * 4);
 342
 343                 /* move patcher function pointer onto stack */
 344
 345                 disp = dseg_add_functionptr(cd, pref->patcher);
 346                 M_ALD(REG_ITMP3, REG_PV, disp);
 347                 M_AST(REG_ITMP3, REG_SP, 0 * 4);
 348
 349                 if (targetdisp == 0) {
 350                         targetdisp = (cd->mcodeptr) - (cd->mcodebase);
 351
 352                         disp = dseg_add_functionptr(cd, asm_patcher_wrapper);
 353                         M_ALD(REG_ITMP3, REG_PV, disp);
 354                         M_JMP(RN, REG_ITMP3);
 355                 }
 356                 else {
 357                         disp = ((cd->mcodebase) + targetdisp) -
 358                                 (( cd->mcodeptr) );
 359
 360                         emit_branch(cd, disp, BRANCH_UNCONDITIONAL, RN, 0);
 361                 }
 362         }
 363 }
 364
 365
 366 /* emit_replacement_stubs ******************************************************
 367
 368    Generates the code for the replacement stubs.
 369
 370 *******************************************************************************/
 371
 372 void emit_replacement_stubs(jitdata *jd)
 373 {
 374 #if 0
 375         codegendata *cd;
 376         codeinfo    *code;
 377         rplpoint    *rplp;
 378         s4           disp;
 379         s4           i;
 380
 381         /* get required compiler data */
 382
 383         cd   = jd->cd;
 384         code = jd->code;
 385
 386         rplp = code->rplpoints;
 387
 388         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
 389                 /* check code segment size */
 390
 391                 MCODECHECK(512);
 392
 393                 /* note start of stub code */
 394
 395                 rplp->outcode = (u1 *) (ptrint) (cd->mcodeptr - cd->mcodebase);
 396
 397                 /* make machine code for patching */
 398
 399                 disp = (ptrint) (rplp->outcode - rplp->pc) - 5;
 400
 401                 rplp->mcode = 0xe9 | ((u8) disp << 8);
 402
 403                 /* push address of `rplpoint` struct */
 404
 405                 M_MOV_IMM(rplp, REG_ITMP3);
 406                 M_PUSH(REG_ITMP3);
 407
 408                 /* jump to replacement function */
 409
 410                 M_MOV_IMM(asm_replacement_out, REG_ITMP3);
 411                 M_JMP(REG_ITMP3);
 412         }
 413 #endif
 414 }
 415
 416
 417 /* emit_verbosecall_enter ******************************************************
 418
 419    Generates the code for the call trace.
 420
 421 *******************************************************************************/
 422
 423 #if !defined(NDEBUG)
 424 void emit_verbosecall_enter(jitdata *jd)
 425 {
 426
 427         methodinfo   *m;
 428         codegendata  *cd;
 429         methoddesc   *md;
 430         s4            i, j, k;
 431         s4            stackframesize, off, foff, aoff, doff, t, iargctr, fargctr, disp;
 432
 433         /* get required compiler data */
 434
 435         m  = jd->m;
 436         cd = jd->cd;
 437
 438         md = m->parseddesc;
 439
 440         /* mark trace code */
 441
 442         M_NOP;
 443
 444         stackframesize =
 445                 (6 * 8) + /* s8 on stack parameters x 6 */
 446                 (1 * 4) + /* methodinfo on stack parameter */
 447                 (ARG_CNT * 8) +
 448                 (TMP_CNT * 8)
 449                 ;
 450
 451         M_ASUB_IMM(stackframesize, REG_SP); /* allocate stackframe */
 452
 453         /* save argument registers */
 454
 455         off = (6 * 8) + (1 * 4);
 456
 457         for (i = 0; i < INT_ARG_CNT; i++, off += 8)
 458                 M_IST(abi_registers_integer_argument[i], REG_SP, off);
 459
 460         for (i = 0; i < FLT_ARG_CNT; i++, off += 8)
 461                 M_DST(abi_registers_float_argument[i], REG_SP, off);
 462
 463         /* save temporary registers for leaf methods */
 464
 465         if (jd->isleafmethod) {
 466                 for (i = 0; i < INT_TMP_CNT; i++, off += 8)
 467                         M_LST(abi_registers_integer_temporary[i], REG_SP, off);
 468
 469                 for (i = 0; i < FLT_TMP_CNT; i++, off += 8)
 470                         M_DST(abi_registers_float_temporary[i], REG_SP, off);
 471         }
 472
 473         /* Load arguments to new locations */
 474
 475         /* First move all arguments to stack
 476          *
 477          * (s8) a7
 478          * (s8) a2
 479          *   ...
 480          * (s8) a1 \ Auxilliary stack frame
 481          * (s8) a0 /
 482          * ------- <---- SP
 483          */
 484
 485         M_ASUB_IMM(2 * 8, REG_SP);
 486
 487         /* offset to where first integer arg is saved on stack */
 488         off = (2 * 8) + (6 * 8) + (1 * 4);
 489         /* offset to where first float arg is saved on stack */
 490         foff = off + (INT_ARG_CNT * 8);
 491         /* offset to where first argument is passed on stack */
 492         aoff = (2 * 8) + stackframesize + (cd->stackframesize * 4);
 493         /* offset to destination on stack */
 494         doff = 0;
 495
 496         iargctr = fargctr = 0;
 497
 498         ICONST(REG_ITMP1, 0);
 499
 500         for (i = 0; i < md->paramcount && i < 8; i++) {
 501                 t = md->paramtypes[i].type;
 502
 503                 M_IST(REG_ITMP1, REG_SP, doff);
 504                 M_IST(REG_ITMP1, REG_SP, doff + 4);
 505
 506                 if (IS_FLT_DBL_TYPE(t)) {
 507                         if (fargctr < 2) { /* passed in register */
 508                                 N_STD(abi_registers_float_argument[fargctr], doff, RN, REG_SP);
 509                                 fargctr += 1;
 510                         } else { /* passed on stack */
 511                                 if (IS_2_WORD_TYPE(t)) {
 512                                         N_MVC(doff, 8, REG_SP, aoff, REG_SP);
 513                                         aoff += 8;
 514                                 } else {
 515                                         N_MVC(doff + 4, 4, REG_SP, aoff, REG_SP);
 516                                         aoff += 4;
 517                                 }
 518                         }
 519                 } else {
 520                         if (IS_2_WORD_TYPE(t)) {
 521                                 if (iargctr < 4) { /* passed in 2 registers */
 522                                         N_STM(REG_A0 + iargctr, REG_A0 + iargctr + 1, doff, REG_SP);
 523                                         iargctr += 2;
 524                                 } else { /* passed on stack */
 525                                         N_MVC(doff, 8, REG_SP, aoff, REG_SP);
 526                                         aoff += 8;
 527                                 }
 528                         } else {
 529                                 if (iargctr < 5) { /* passed in register */
 530                                         N_ST(REG_A0 + iargctr, doff + 4, RN, REG_SP);
 531                                         iargctr += 1;
 532                                 } else { /* passed on stack */
 533                                         N_MVC(doff + 4, 4, REG_SP, aoff, REG_SP);
 534                                         aoff += 4;
 535                                 }
 536                         }
 537                 }
 538
 539                 doff += 8;
 540         }
 541
 542         /* Now move a0 and a1 to registers
 543          *
 544          * (s8) a7
 545          *   ...
 546          * (s8) a2
 547          * ------- <- SP
 548          * (s8) a0 ==> a0, a1
 549          * (s8) a1 ==> a2, a3
 550          */
 551
 552         N_LM(REG_A0, REG_A1, 0, REG_SP);
 553         N_LM(REG_A2, REG_A3, 8, REG_SP);
 554
 555         M_AADD_IMM(2 * 8, REG_SP);
 556
 557         /* Finally load methodinfo argument */
 558
 559         disp = dseg_add_address(cd, m);
 560         M_ALD(REG_ITMP2, REG_PV, disp);
 561         M_AST(REG_ITMP2, REG_SP, 6 * 8);
 562
 563         /* Call builtin_verbosecall_enter */
 564
 565         disp = dseg_add_address(cd, builtin_verbosecall_enter);
 566         M_ALD(REG_ITMP2, REG_PV, disp);
 567         M_ASUB_IMM(96, REG_SP);
 568         M_CALL(REG_ITMP2);
 569         M_AADD_IMM(96, REG_SP);
 570
 571         /* restore argument registers */
 572
 573         off = (6 * 8) + (1 * 4);
 574
 575         for (i = 0; i < INT_ARG_CNT; i++, off += 8)
 576                 M_ILD(abi_registers_integer_argument[i], REG_SP, off);
 577
 578         for (i = 0; i < FLT_ARG_CNT; i++, off += 8)
 579                 M_DLD(abi_registers_float_argument[i], REG_SP, off);
 580
 581         /* restore temporary registers for leaf methods */
 582
 583         if (jd->isleafmethod) {
 584                 for (i = 0; i < INT_TMP_CNT; i++, off += 8)
 585                         M_ILD(abi_registers_integer_temporary[i], REG_SP, off);
 586
 587                 for (i = 0; i < FLT_TMP_CNT; i++, off += 8)
 588                         M_DLD(abi_registers_float_temporary[i], REG_SP, off);
 589         }
 590
 591         /* remove stackframe */
 592
 593         M_AADD_IMM(stackframesize, REG_SP);
 594
 595         /* mark trace code */
 596
 597         M_NOP;
 598 }
 599 #endif /* !defined(NDEBUG) */
 600
 601
 602 /* emit_verbosecall_exit *******************************************************
 603
 604    Generates the code for the call trace.
 605
 606 *******************************************************************************/
 607
 608 #if !defined(NDEBUG)
 609 void emit_verbosecall_exit(jitdata *jd)
 610 {
 611         methodinfo   *m;
 612         codegendata  *cd;
 613         registerdata *rd;
 614         s4            disp;
 615
 616         /* get required compiler data */
 617
 618         m  = jd->m;
 619         cd = jd->cd;
 620         rd = jd->rd;
 621
 622         /* mark trace code */
 623
 624         M_NOP;
 625
 626         M_ASUB_IMM(2 * 8, REG_SP);
 627
 628         N_STM(REG_RESULT, REG_RESULT2, 0 * 8, REG_SP);
 629         M_DST(REG_FRESULT, REG_SP, 1 * 8);
 630
 631         if (IS_2_WORD_TYPE(m->parseddesc->returntype.type)) {
 632                 /* (REG_A0, REG_A1) == (REG_RESULT, REG_RESULT2), se no need to move */
 633         } else {
 634                 M_INTMOVE(REG_RESULT, REG_A1);
 635                 ICONST(REG_A0, 0);
 636         }
 637
 638         disp = dseg_add_address(cd, m);
 639         M_ALD(REG_A2, REG_PV, disp);
 640
 641         /* REG_FRESULT is REG_FA0, so no need to move */
 642         M_FLTMOVE(REG_FRESULT, REG_FA1);
 643
 644         disp = dseg_add_address(cd, builtin_verbosecall_exit);
 645         M_ALD(REG_ITMP1, REG_PV, disp);
 646         M_ASUB_IMM(96, REG_SP);
 647         M_CALL(REG_ITMP1);
 648         M_AADD_IMM(96, REG_SP);
 649
 650         N_LM(REG_RESULT, REG_RESULT2, 0 * 8, REG_SP);
 651         M_DLD(REG_FRESULT, REG_SP, 1 * 8);
 652
 653         M_AADD_IMM(2 * 8, REG_SP);
 654
 655         /* mark trace code */
 656
 657         M_NOP;
 658 }
 659 #endif /* !defined(NDEBUG) */
 660
 661
 662 /* emit_load_high **************************************************************
 663
 664    Emits a possible load of the high 32-bits of an operand.
 665
 666 *******************************************************************************/
 667
 668 __PORTED__ s4 emit_load_high(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
 669 {
 670         codegendata  *cd;
 671         s4            disp;
 672         s4            reg;
 673
 674         assert(src->type == TYPE_LNG);
 675
 676         /* get required compiler data */
 677
 678         cd = jd->cd;
 679
 680         if (IS_INMEMORY(src->flags)) {
 681                 COUNT_SPILLS;
 682
 683                 disp = src->vv.regoff * 4;
 684
 685                 M_ILD(tempreg, REG_SP, disp);
 686
 687                 reg = tempreg;
 688         }
 689         else
 690                 reg = GET_HIGH_REG(src->vv.regoff);
 691
 692         return reg;
 693 }
 694
 695 /* emit_load_low ***************************************************************
 696
 697    Emits a possible load of the low 32-bits of an operand.
 698
 699 *******************************************************************************/
 700
 701 __PORTED__ s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
 702 {
 703         codegendata  *cd;
 704         s4            disp;
 705         s4            reg;
 706
 707         assert(src->type == TYPE_LNG);
 708
 709         /* get required compiler data */
 710
 711         cd = jd->cd;
 712
 713         if (IS_INMEMORY(src->flags)) {
 714                 COUNT_SPILLS;
 715
 716                 disp = src->vv.regoff * 4;
 717
 718                 M_ILD(tempreg, REG_SP, disp + 4);
 719
 720                 reg = tempreg;
 721         }
 722         else
 723                 reg = GET_LOW_REG(src->vv.regoff);
 724
 725         return reg;
 726 }
 727
 728 s4 emit_load_s1_notzero(jitdata *jd, instruction *iptr, s4 tempreg) {
 729         codegendata *cd = jd->cd;
 730         s4 reg = emit_load_s1(jd, iptr, tempreg);
 731         if (reg == 0) {
 732                 M_MOV(reg, tempreg);
 733                 return tempreg;
 734         } else {
 735                 return reg;
 736         }
 737 }
 738
 739 s4 emit_load_s2_notzero(jitdata *jd, instruction *iptr, s4 tempreg) {
 740         codegendata *cd = jd->cd;
 741         s4 reg = emit_load_s2(jd, iptr, tempreg);
 742         if (reg == 0) {
 743                 M_MOV(reg, tempreg);
 744                 return tempreg;
 745         } else {
 746                 return reg;
 747         }
 748 }
 749
 750 s4 emit_load_s1_but(jitdata *jd, instruction *iptr, s4 tempreg, s4 notreg) {
 751         codegendata *cd = jd->cd;
 752         s4 reg = emit_load_s1(jd, iptr, tempreg);
 753         if (reg == notreg) {
 754                 M_MOV(reg, tempreg);
 755                 return tempreg;
 756         } else {
 757                 return reg;
 758         }
 759 }
 760
 761 s4 emit_load_s2_but(jitdata *jd, instruction *iptr, s4 tempreg, s4 notreg) {
 762         codegendata *cd = jd->cd;
 763         s4 reg = emit_load_s2(jd, iptr, tempreg);
 764         if (reg == notreg) {
 765                 M_MOV(reg, tempreg);
 766                 return tempreg;
 767         } else {
 768                 return reg;
 769         }
 770 }
 771
 772 s4 emit_alloc_dst_even_odd(jitdata *jd, instruction *iptr, s4 htmpreg, s4 ltmpreg, s4 breg) {
 773         codegendata *cd;
 774         s4           hr, lr;
 775         varinfo     *dst;
 776
 777         /* (r0, r1)
 778          * (r2, r3)
 779          * (r4, r5)
 780          * (r6, r7)
 781          * (r8, r9)
 782          * (r10, r11)
 783          * (r12, r13) Illegal, because r13 is PV
 784          * (r14, r15) Illegal, because r15 is SP
 785          */
 786
 787         cd = jd->cd;
 788         dst = VAROP(iptr->dst);
 789
 790         if (IS_INMEMORY(dst->flags)) {
 791                 if (! IS_REG_ITMP(ltmpreg)) {
 792                         M_INTMOVE(ltmpreg, breg);
 793                 }
 794                 if (! IS_REG_ITMP(htmpreg)) {
 795                         M_INTMOVE(htmpreg, breg);
 796                 }
 797                 return PACK_REGS(ltmpreg, htmpreg);
 798         } else {
 799                 hr = GET_HIGH_REG(dst->vv.regoff);
 800                 lr = GET_LOW_REG(dst->vv.regoff);
 801                 if (((hr % 2) == 0) && lr == (hr + 1)) {
 802                         /* the result is already in a even-odd pair */
 803                         return dst->vv.regoff;
 804                 } else if (((hr % 2) == 0) && (hr < R12)) {
 805                         /* the high register is at a even position */
 806                         M_INTMOVE(hr + 1, breg);
 807                         return PACK_REGS(hr + 1, hr);
 808                 } else if (((lr % 2) == 1) && (lr < R12)) {
 809                         /* the low register is at a odd position */
 810                         M_INTMOVE(lr - 1, breg);
 811                         return PACK_REGS(lr, lr - 1);
 812                 } else {
 813                         /* no way to create an even-odd pair by 1 copy operation,
 814                          * Use the temporary register pair.
 815                          */
 816                         if (! IS_REG_ITMP(ltmpreg)) {
 817                                 M_INTMOVE(ltmpreg, breg);
 818                         }
 819                         if (! IS_REG_ITMP(htmpreg)) {
 820                                 M_INTMOVE(htmpreg, breg);
 821                         }
 822                         return PACK_REGS(ltmpreg, htmpreg);
 823                 }
 824         }
 825 }
 826
 827 void emit_restore_dst_even_odd(jitdata *jd, instruction *iptr, s4 htmpreg, s4 ltmpreg, s4 breg) {
 828         codegendata *cd;
 829         s4           hr, lr;
 830         varinfo     *dst;
 831
 832         cd = jd->cd;
 833         dst = VAROP(iptr->dst);
 834
 835         if (IS_INMEMORY(dst->flags)) {
 836                 if (! IS_REG_ITMP(ltmpreg)) {
 837                         M_INTMOVE(breg, ltmpreg);
 838                 }
 839                 if (! IS_REG_ITMP(htmpreg)) {
 840                         M_INTMOVE(breg, htmpreg);
 841                 }
 842         } else {
 843                 hr = GET_HIGH_REG(dst->vv.regoff);
 844                 lr = GET_LOW_REG(dst->vv.regoff);
 845                 if (((hr % 2) == 0) && lr == (hr + 1)) {
 846                         return;
 847                 } else if (((hr % 2) == 0) && (hr < R12)) {
 848                         M_INTMOVE(breg, hr + 1);
 849                 } else if (((lr % 2) == 1) && (lr < R12)) {
 850                         M_INTMOVE(breg, lr - 1);
 851                 } else {
 852                         if (! IS_REG_ITMP(ltmpreg)) {
 853                                 M_INTMOVE(breg, ltmpreg);
 854                         }
 855                         if (! IS_REG_ITMP(htmpreg)) {
 856                                 M_INTMOVE(breg, htmpreg);
 857                         }
 858                 }
 859         }
 860 }
 861
 862 void emit_copy_dst(jitdata *jd, instruction *iptr, s4 dtmpreg) {
 863         codegendata *cd;
 864         varinfo *dst;
 865         cd = jd->cd;
 866         dst = VAROP(iptr->dst);
 867         if (! IS_INMEMORY(dst->flags)) {
 868                 if (dst->vv.regoff != dtmpreg) {
 869                         if (IS_FLT_DBL_TYPE(dst->type)) {
 870                                 M_FLTMOVE(dtmpreg, dst->vv.regoff);
 871                         } else if (IS_2_WORD_TYPE(dst->type)) {
 872                                 M_LNGMOVE(dtmpreg, dst->vv.regoff);
 873                         } else {
 874                                 M_INTMOVE(dtmpreg, dst->vv.regoff);
 875                         }
 876                 }
 877         }
 878 }
 879
 880 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 opt) {
 881
 882         s4 branchdisp = disp;
 883         s4 branchmpc;
 884         u1 *ref;
 885
 886         if (N_VALID_BRANCH(branchdisp)) {
 887
 888                 /* valid displacement */
 889
 890                 switch (condition) {
 891                         case BRANCH_EQ:
 892                                 M_BEQ(branchdisp);
 893                                 break;
 894                         case BRANCH_NE:
 895                                 M_BNE(branchdisp);
 896                                 break;
 897                         case BRANCH_LT:
 898                                 M_BLT(branchdisp);
 899                                 break;
 900                         case BRANCH_GE:
 901                                 M_BGE(branchdisp);
 902                                 break;
 903                         case BRANCH_GT:
 904                                 M_BGT(branchdisp);
 905                                 break;
 906                         case BRANCH_LE:
 907                                 M_BLE(branchdisp);
 908                                 break;
 909                         case BRANCH_UNCONDITIONAL:
 910                                 M_BR(branchdisp);
 911                                 break;
 912                         default:
 913                                 vm_abort("emit_branch: unknown condition %d", condition);
 914                 }
 915         } else {
 916
 917                 /* If LONGBRANCHES is not set, the flag and the error flag */
 918
 919                 if (!CODEGENDATA_HAS_FLAG_LONGBRANCHES(cd)) {
 920                         cd->flags |= (CODEGENDATA_FLAG_ERROR |
 921                                 CODEGENDATA_FLAG_LONGBRANCHES);
 922                 }
 923
 924                 /* If error flag is set, do nothing. The method has to be recompiled. */
 925
 926                 if (CODEGENDATA_HAS_FLAG_LONGBRANCHES(cd) && CODEGENDATA_HAS_FLAG_ERROR(cd)) {
 927                         return;
 928                 }
 929
 930                 /* Patch the displacement to branch over the actual branch manually
 931                  * to not get yet more nops.
 932                  */
 933
 934                 branchmpc = cd->mcodeptr - cd->mcodebase;
 935                 ref = cd->mcodeptr;
 936
 937                 switch (condition) {
 938                         case BRANCH_EQ:
 939                                 M_BNE(0);
 940                                 break;
 941                         case BRANCH_NE:
 942                                 M_BEQ(0);
 943                                 break;
 944                         case BRANCH_LT:
 945                                 M_BGE(0);
 946                                 break;
 947                         case BRANCH_GE:
 948                                 M_BLT(0);
 949                                 break;
 950                         case BRANCH_GT:
 951                                 M_BLE(0);
 952                                 break;
 953                         case BRANCH_LE:
 954                                 M_BGT(0);
 955                                 break;
 956                         case BRANCH_UNCONDITIONAL:
 957                                 /* fall through, no displacement to patch */
 958                                 ref = NULL;
 959                                 break;
 960                         default:
 961                                 vm_abort("emit_branch: unknown condition %d", condition);
 962                 }
 963
 964                 /* The actual long branch */
 965
 966                 disp = dseg_add_s4(cd, branchmpc + disp);
 967                 M_ILD(REG_ITMP3, REG_PV, disp);
 968                 M_AADD(REG_PV, REG_ITMP3);
 969                 M_JMP(RN, REG_ITMP3);
 970
 971                 /* Patch back the displacement */
 972
 973                 if (ref != NULL) {
 974                         *(u4 *)ref |= (u4)((cd->mcodeptr - ref) / 2);
 975                 }
 976         }
 977 }
 978
 979 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg) {
 980         if (INSTRUCTION_MUST_CHECK(iptr)) {
 981                 M_TEST(reg);
 982                 M_BNE(SZ_BRC + SZ_ILL);
 983                 M_ILL(EXCEPTION_HARDWARE_ARITHMETIC);
 984         }
 985 }
 986
 987 /* emit_arrayindexoutofbounds_check ********************************************
 988
 989    Emit a ArrayIndexOutOfBoundsException check.
 990
 991 *******************************************************************************/
 992
 993 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 994 {
 995         if (INSTRUCTION_MUST_CHECK(iptr)) {
 996                 /* Size is s4, >= 0
 997                  * Do unsigned comparison to catch negative indexes.
 998                  */
 999                 N_CL(s2, OFFSET(java_arrayheader, size), RN, s1);
1000         M_BLT(SZ_BRC + SZ_ILL);
1001                 M_ILL2(s2, EXCEPTION_HARDWARE_ARRAYINDEXOUTOFBOUNDS);
1002         }
1003 }
1004
1005 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1) {
1006         if (INSTRUCTION_MUST_CHECK(iptr)) {
1007                 if (reg != RN) {
1008                         M_TEST(reg);
1009                 }
1010                 switch (condition) {
1011                         case BRANCH_LE:
1012                                 M_BGT(SZ_BRC + SZ_ILL);
1013                                 break;
1014                         case BRANCH_EQ:
1015                                 M_BNE(SZ_BRC + SZ_ILL);
1016                                 break;
1017                         case BRANCH_GT:
1018                                 M_BLE(SZ_BRC + SZ_ILL);
1019                                 break;
1020                         default:
1021                                 vm_abort("emit_classcast_check: unknown condition %d", condition);
1022                 }
1023                 M_ILL2(s1, EXCEPTION_HARDWARE_CLASSCAST);
1024         }
1025 }
1026
1027 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg) {
1028         if (INSTRUCTION_MUST_CHECK(iptr)) {
1029                 M_TEST(reg);
1030                 M_BNE(SZ_BRC + SZ_ILL);
1031                 M_ILL(EXCEPTION_HARDWARE_NULLPOINTER);
1032         }
1033 }
1034
1035 void emit_exception_check(codegendata *cd, instruction *iptr) {
1036         if (INSTRUCTION_MUST_CHECK(iptr)) {
1037                 M_TEST(REG_RESULT);
1038                 M_BNE(SZ_BRC + SZ_ILL);
1039                 M_ILL(EXCEPTION_HARDWARE_EXCEPTION);
1040         }
1041 }
1042
1043 void emit_restore_pv(codegendata *cd) {
1044         s4 offset;
1045
1046         /*
1047         N_BASR(REG_PV, RN);
1048         disp = (s4) (cd->mcodeptr - cd->mcodebase);
1049         M_ASUB_IMM32(disp, REG_ITMP1, REG_PV);
1050         */
1051
1052         /* If the offset from the method start does not fit into an immediate
1053          * value, we can't put it into the data segment!
1054          */
1055
1056         /* Displacement from start of method to here */
1057
1058         offset = (s4) (cd->mcodeptr - cd->mcodebase);
1059
1060         if (N_VALID_IMM(-(offset + SZ_BASR))) {
1061                 /* Get program counter */
1062                 N_BASR(REG_PV, RN);
1063                 /* Substract displacement */
1064                 M_ASUB_IMM(offset + SZ_BASR, REG_PV);
1065         } else {
1066                 /* Save program counter and jump over displacement in instruction flow */
1067                 N_BRAS(REG_PV, SZ_BRAS + SZ_LONG);
1068                 /* Place displacement here */
1069                 /* REG_PV points now exactly to this position */
1070                 N_LONG(offset + SZ_BRAS);
1071                 /* Substract *(REG_PV) from REG_PV */
1072                 N_S(REG_PV, 0, RN, REG_PV);
1073         }
1074 }
1075
1076 /*
1077  * These are local overrides for various environment variables in Emacs.
1078  * Please do not remove this and leave it at the end of the file, where
1079  * Emacs will automagically detect them.
1080  * ---------------------------------------------------------------------
1081  * Local variables:
1082  * mode: c
1083  * indent-tabs-mode: t
1084  * c-basic-offset: 4
1085  * tab-width: 4
1086  * End:
1087  */