src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    $Id: emit.c 8318 2007-08-16 10:05:34Z michi $
  26
  27 */
  28
  29
  30 #include "config.h"
  31
  32 #include <assert.h>
  33
  34 #include "vm/types.h"
  35
  36 #include "vm/jit/i386/codegen.h"
  37 #include "vm/jit/i386/emit.h"
  38 #include "vm/jit/i386/md-abi.h"
  39
  40 #include "mm/memory.h"
  41
  42 #include "threads/lock-common.h"
  43
  44 #include "vm/builtin.h"
  45 #include "vm/exceptions.h"
  46
  47 #include "vm/jit/abi.h"
  48 #include "vm/jit/asmpart.h"
  49 #include "vm/jit/dseg.h"
  50 #include "vm/jit/emit-common.h"
  51 #include "vm/jit/jit.h"
  52 #include "vm/jit/replace.h"
  53
  54 #include "vmcore/options.h"
  55 #include "vmcore/statistics.h"
  56
  57
  58 /* emit_load ******************************************************************
  59
  60    Emits a possible load of an operand.
  61
  62 *******************************************************************************/
  63
  64 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  65 {
  66         codegendata  *cd;
  67         s4            disp;
  68         s4            reg;
  69
  70         /* get required compiler data */
  71
  72         cd = jd->cd;
  73
  74         if (IS_INMEMORY(src->flags)) {
  75                 COUNT_SPILLS;
  76
  77                 disp = src->vv.regoff;
  78
  79                 switch (src->type) {
  80                 case TYPE_INT:
  81                 case TYPE_ADR:
  82                         M_ILD(tempreg, REG_SP, disp);
  83                         break;
  84                 case TYPE_LNG:
  85                         M_LLD(tempreg, REG_SP, disp);
  86                         break;
  87                 case TYPE_FLT:
  88                         M_FLD(tempreg, REG_SP, disp);
  89                         break;
  90                 case TYPE_DBL:
  91                         M_DLD(tempreg, REG_SP, disp);
  92                         break;
  93                 default:
  94                         vm_abort("emit_load: unknown type %d", src->type);
  95                 }
  96
  97                 reg = tempreg;
  98         }
  99         else
 100                 reg = src->vv.regoff;
 101
 102         return reg;
 103 }
 104
 105
 106 /* emit_load_low ************************************************************
 107
 108    Emits a possible load of the low 32-bits of an operand.
 109
 110 *******************************************************************************/
 111
 112 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 113 {
 114         codegendata  *cd;
 115         s4            disp;
 116         s4            reg;
 117
 118         assert(src->type == TYPE_LNG);
 119
 120         /* get required compiler data */
 121
 122         cd = jd->cd;
 123
 124
 125         if (IS_INMEMORY(src->flags)) {
 126                 COUNT_SPILLS;
 127
 128                 disp = src->vv.regoff;
 129
 130                 M_ILD(tempreg, REG_SP, disp);
 131
 132                 reg = tempreg;
 133         }
 134         else
 135                 reg = GET_LOW_REG(src->vv.regoff);
 136
 137         return reg;
 138 }
 139
 140
 141 /* emit_load_high ***********************************************************
 142
 143    Emits a possible load of the high 32-bits of an operand.
 144
 145 *******************************************************************************/
 146
 147 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 148 {
 149         codegendata  *cd;
 150         s4            disp;
 151         s4            reg;
 152
 153         /* get required compiler data */
 154
 155         assert(src->type == TYPE_LNG);
 156
 157         cd = jd->cd;
 158
 159         if (IS_INMEMORY(src->flags)) {
 160                 COUNT_SPILLS;
 161
 162                 disp = src->vv.regoff;
 163
 164                 M_ILD(tempreg, REG_SP, disp + 4);
 165
 166                 reg = tempreg;
 167         }
 168         else
 169                 reg = GET_HIGH_REG(src->vv.regoff);
 170
 171         return reg;
 172 }
 173
 174
 175 /* emit_store ******************************************************************
 176
 177    Emits a possible store of the destination operand.
 178
 179 *******************************************************************************/
 180
 181 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 182 {
 183         codegendata  *cd;
 184         s4            disp;
 185
 186         /* get required compiler data */
 187
 188         cd = jd->cd;
 189
 190         if (IS_INMEMORY(dst->flags)) {
 191                 COUNT_SPILLS;
 192
 193                 disp = dst->vv.regoff;
 194
 195                 switch (dst->type) {
 196                 case TYPE_INT:
 197                 case TYPE_ADR:
 198                         M_IST(d, REG_SP, disp);
 199                         break;
 200                 case TYPE_LNG:
 201                         M_LST(d, REG_SP, disp);
 202                         break;
 203                 case TYPE_FLT:
 204                         M_FST(d, REG_SP, disp);
 205                         break;
 206                 case TYPE_DBL:
 207                         M_DST(d, REG_SP, disp);
 208                         break;
 209                 default:
 210                         vm_abort("emit_store: unknown type %d", dst->type);
 211                 }
 212         }
 213 }
 214
 215
 216 /* emit_store_low **************************************************************
 217
 218    Emits a possible store of the low 32-bits of the destination
 219    operand.
 220
 221 *******************************************************************************/
 222
 223 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 224 {
 225         codegendata  *cd;
 226
 227         assert(dst->type == TYPE_LNG);
 228
 229         /* get required compiler data */
 230
 231         cd = jd->cd;
 232
 233         if (IS_INMEMORY(dst->flags)) {
 234                 COUNT_SPILLS;
 235                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff);
 236         }
 237 }
 238
 239
 240 /* emit_store_high *************************************************************
 241
 242    Emits a possible store of the high 32-bits of the destination
 243    operand.
 244
 245 *******************************************************************************/
 246
 247 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 248 {
 249         codegendata  *cd;
 250
 251         assert(dst->type == TYPE_LNG);
 252
 253         /* get required compiler data */
 254
 255         cd = jd->cd;
 256
 257         if (IS_INMEMORY(dst->flags)) {
 258                 COUNT_SPILLS;
 259                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff + 4);
 260         }
 261 }
 262
 263
 264 /* emit_copy *******************************************************************
 265
 266    Generates a register/memory to register/memory copy.
 267
 268 *******************************************************************************/
 269
 270 void emit_copy(jitdata *jd, instruction *iptr)
 271 {
 272         codegendata *cd;
 273         varinfo     *src;
 274         varinfo     *dst;
 275         s4           s1, d;
 276
 277         /* get required compiler data */
 278
 279         cd = jd->cd;
 280
 281         /* get source and destination variables */
 282
 283         src = VAROP(iptr->s1);
 284         dst = VAROP(iptr->dst);
 285
 286         if ((src->vv.regoff != dst->vv.regoff) ||
 287                 ((src->flags ^ dst->flags) & INMEMORY)) {
 288
 289                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 290                         /* emit nothing, as the value won't be used anyway */
 291                         return;
 292                 }
 293
 294                 /* If one of the variables resides in memory, we can eliminate
 295                    the register move from/to the temporary register with the
 296                    order of getting the destination register and the load. */
 297
 298                 if (IS_INMEMORY(src->flags)) {
 299                         if (IS_LNG_TYPE(src->type))
 300                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 301                         else
 302                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 303
 304                         s1 = emit_load(jd, iptr, src, d);
 305                 }
 306                 else {
 307                         if (IS_LNG_TYPE(src->type))
 308                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 309                         else
 310                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 311
 312                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 313                 }
 314
 315                 if (s1 != d) {
 316                         switch (src->type) {
 317                         case TYPE_INT:
 318                         case TYPE_ADR:
 319                                 M_MOV(s1, d);
 320                                 break;
 321                         case TYPE_LNG:
 322                                 M_LNGMOVE(s1, d);
 323                                 break;
 324                         case TYPE_FLT:
 325                         case TYPE_DBL:
 326 /*                              M_FMOV(s1, d); */
 327                                 break;
 328                         default:
 329                                 vm_abort("emit_copy: unknown type %d", src->type);
 330                         }
 331                 }
 332
 333                 emit_store(jd, iptr, dst, d);
 334         }
 335 }
 336
 337
 338 /* emit_branch *****************************************************************
 339
 340    Emits the code for conditional and unconditional branchs.
 341
 342 *******************************************************************************/
 343
 344 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 345 {
 346         s4 branchdisp;
 347
 348         /* ATTENTION: a displacement overflow cannot happen */
 349
 350         /* check which branch to generate */
 351
 352         if (condition == BRANCH_UNCONDITIONAL) {
 353
 354                 /* calculate the different displacements */
 355
 356                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 357
 358                 M_JMP_IMM(branchdisp);
 359         }
 360         else {
 361                 /* calculate the different displacements */
 362
 363                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 364
 365                 switch (condition) {
 366                 case BRANCH_EQ:
 367                         M_BEQ(branchdisp);
 368                         break;
 369                 case BRANCH_NE:
 370                         M_BNE(branchdisp);
 371                         break;
 372                 case BRANCH_LT:
 373                         M_BLT(branchdisp);
 374                         break;
 375                 case BRANCH_GE:
 376                         M_BGE(branchdisp);
 377                         break;
 378                 case BRANCH_GT:
 379                         M_BGT(branchdisp);
 380                         break;
 381                 case BRANCH_LE:
 382                         M_BLE(branchdisp);
 383                         break;
 384                 case BRANCH_ULT:
 385                         M_BB(branchdisp);
 386                         break;
 387                 case BRANCH_ULE:
 388                         M_BBE(branchdisp);
 389                         break;
 390                 case BRANCH_UGE:
 391                         M_BAE(branchdisp);
 392                         break;
 393                 case BRANCH_UGT:
 394                         M_BA(branchdisp);
 395                         break;
 396                 default:
 397                         vm_abort("emit_branch: unknown condition %d", condition);
 398                 }
 399         }
 400 }
 401
 402
 403 /* emit_arithmetic_check *******************************************************
 404
 405    Emit an ArithmeticException check.
 406
 407 *******************************************************************************/
 408
 409 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 410 {
 411         if (INSTRUCTION_MUST_CHECK(iptr)) {
 412                 M_TEST(reg);
 413                 M_BNE(6);
 414                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_ARITHMETIC);
 415         }
 416 }
 417
 418
 419 /* emit_arrayindexoutofbounds_check ********************************************
 420
 421    Emit a ArrayIndexOutOfBoundsException check.
 422
 423 *******************************************************************************/
 424
 425 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 426 {
 427         if (INSTRUCTION_MUST_CHECK(iptr)) {
 428         M_ILD(REG_ITMP3, s1, OFFSET(java_array_t, size));
 429         M_CMP(REG_ITMP3, s2);
 430         M_BB(6);
 431                 M_ALD_MEM(s2, EXCEPTION_HARDWARE_ARRAYINDEXOUTOFBOUNDS);
 432         }
 433 }
 434
 435
 436 /* emit_classcast_check ********************************************************
 437
 438    Emit a ClassCastException check.
 439
 440 *******************************************************************************/
 441
 442 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 443 {
 444         if (INSTRUCTION_MUST_CHECK(iptr)) {
 445                 switch (condition) {
 446                 case BRANCH_LE:
 447                         M_BGT(6);
 448                         break;
 449                 case BRANCH_EQ:
 450                         M_BNE(6);
 451                         break;
 452                 case BRANCH_ULE:
 453                         M_BBE(6);
 454                         break;
 455                 default:
 456                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 457                 }
 458                 M_ALD_MEM(s1, EXCEPTION_HARDWARE_CLASSCAST);
 459         }
 460 }
 461
 462
 463 /* emit_nullpointer_check ******************************************************
 464
 465    Emit a NullPointerException check.
 466
 467 *******************************************************************************/
 468
 469 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 470 {
 471         if (INSTRUCTION_MUST_CHECK(iptr)) {
 472                 M_TEST(reg);
 473                 M_BNE(6);
 474                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_NULLPOINTER);
 475         }
 476 }
 477
 478
 479 /* emit_exception_check ********************************************************
 480
 481    Emit an Exception check.
 482
 483 *******************************************************************************/
 484
 485 void emit_exception_check(codegendata *cd, instruction *iptr)
 486 {
 487         if (INSTRUCTION_MUST_CHECK(iptr)) {
 488                 M_TEST(REG_RESULT);
 489                 M_BNE(6);
 490                 M_ALD_MEM(REG_RESULT, EXCEPTION_HARDWARE_EXCEPTION);
 491         }
 492 }
 493
 494
 495 /* emit_patcher_stubs **********************************************************
 496
 497    Generates the code for the patcher stubs.
 498
 499 *******************************************************************************/
 500
 501 void emit_patcher_stubs(jitdata *jd)
 502 {
 503         codegendata *cd;
 504         patchref    *pref;
 505         u8           mcode;
 506         u1          *savedmcodeptr;
 507         u1          *tmpmcodeptr;
 508         s4           targetdisp;
 509         s4           disp;
 510
 511         /* get required compiler data */
 512
 513         cd = jd->cd;
 514
 515         /* generate code patching stub call code */
 516
 517         targetdisp = 0;
 518
 519         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 520                 /* check code segment size */
 521
 522                 MCODECHECK(512);
 523
 524                 /* Get machine code which is patched back in later. A
 525                    `call rel32' is 5 bytes long. */
 526
 527                 savedmcodeptr = cd->mcodebase + pref->branchpos;
 528                 mcode = *((u8 *) savedmcodeptr);
 529
 530                 /* patch in `call rel32' to call the following code */
 531
 532                 tmpmcodeptr  = cd->mcodeptr;    /* save current mcodeptr              */
 533                 cd->mcodeptr = savedmcodeptr;   /* set mcodeptr to patch position     */
 534
 535                 M_CALL_IMM(tmpmcodeptr - (savedmcodeptr + PATCHER_CALL_SIZE));
 536
 537                 cd->mcodeptr = tmpmcodeptr;     /* restore the current mcodeptr       */
 538
 539                 /* save REG_ITMP3 */
 540
 541                 M_PUSH(REG_ITMP3);
 542
 543                 /* move pointer to java_objectheader onto stack */
 544
 545 #if defined(ENABLE_THREADS)
 546                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 547                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 548                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 549
 550                 M_MOV_IMM(0, REG_ITMP3);
 551                 dseg_adddata(cd);
 552                 M_AADD_IMM(disp, REG_ITMP3);
 553                 M_PUSH(REG_ITMP3);
 554 #else
 555                 M_PUSH_IMM(0);
 556 #endif
 557
 558                 /* move machine code bytes and classinfo pointer into registers */
 559
 560                 M_PUSH_IMM(mcode >> 32);
 561                 M_PUSH_IMM(mcode);
 562                 M_PUSH_IMM(pref->ref);
 563                 M_PUSH_IMM(pref->patcher);
 564
 565                 if (targetdisp == 0) {
 566                         targetdisp = cd->mcodeptr - cd->mcodebase;
 567
 568                         M_MOV_IMM(asm_patcher_wrapper, REG_ITMP3);
 569                         M_JMP(REG_ITMP3);
 570                 }
 571                 else {
 572                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 573                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 574                 }
 575         }
 576 }
 577
 578
 579 /* emit_trap *******************************************************************
 580
 581    Emit a trap instruction and return the original machine code.
 582
 583 *******************************************************************************/
 584
 585 uint32_t emit_trap(codegendata *cd)
 586 {
 587         uint32_t mcode;
 588
 589         /* Get machine code which is patched back in later. The
 590            trap is 1 instruction word long. */
 591
 592         mcode = *((uint32_t *) cd->mcodeptr);
 593
 594         M_NOP;
 595
 596         return mcode;
 597 }
 598
 599
 600 /* emit_verbosecall_enter ******************************************************
 601
 602    Generates the code for the call trace.
 603
 604 *******************************************************************************/
 605
 606 #if !defined(NDEBUG)
 607 void emit_verbosecall_enter(jitdata *jd)
 608 {
 609         methodinfo   *m;
 610         codegendata  *cd;
 611         registerdata *rd;
 612         methoddesc   *md;
 613         int32_t       disp;
 614         int           i;
 615         int           d;
 616
 617         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 618                 return;
 619
 620         /* get required compiler data */
 621
 622         m  = jd->m;
 623         cd = jd->cd;
 624         rd = jd->rd;
 625
 626         md = m->parseddesc;
 627
 628         /* mark trace code */
 629
 630         M_NOP;
 631
 632         /* methodinfo* + arguments + return address */
 633
 634         disp = (TRACE_ARGS_NUM + 1 + TMP_CNT) * 8 + cd->stackframesize * 8 + 4;
 635
 636         M_ASUB_IMM((TRACE_ARGS_NUM + 1 + TMP_CNT) * 8, REG_SP);
 637
 638         /* save temporary registers for leaf methods */
 639
 640         for (i = 0; i < INT_TMP_CNT; i++)
 641                 M_IST(rd->tmpintregs[i], REG_SP, (TRACE_ARGS_NUM + 1 + i) * 8);
 642
 643         /* save argument registers */
 644
 645         for (i = 0; i < md->paramcount; i++) {
 646                 d = i * 8;
 647
 648                 switch (md->paramtypes[i].type) {
 649                 case TYPE_INT:
 650                         M_ILD(EAX, REG_SP, disp);
 651                         emit_cltd(cd);
 652                         M_LST(EAX_EDX_PACKED, REG_SP, d);
 653                         break;
 654                 case TYPE_LNG:
 655                         M_LLD(REG_ITMP12_PACKED, REG_SP, disp);
 656                         M_LST(REG_ITMP12_PACKED, REG_SP, d);
 657                         break;
 658                 case TYPE_ADR:
 659                         M_ALD(REG_ITMP1, REG_SP, disp);
 660                         M_AST(REG_ITMP1, REG_SP, d);
 661                         M_IST_IMM(0, REG_SP, d + 4);                /* high-bits are zero */
 662                         break;
 663                 case TYPE_FLT:
 664                         M_FLD(REG_NULL, REG_SP, disp);
 665                         M_FST(REG_NULL, REG_SP, d);
 666                         M_IST_IMM(0, REG_SP, d + 4);                /* high-bits are zero */
 667                         break;
 668                 case TYPE_DBL:
 669                         M_DLD(REG_NULL, REG_SP, disp);
 670                         M_DST(REG_NULL, REG_SP, d);
 671                         break;
 672                 }
 673
 674                 disp += 8;
 675         }
 676
 677         M_AST_IMM(m, REG_SP, TRACE_ARGS_NUM * 8);
 678
 679         M_MOV_IMM(builtin_verbosecall_enter, REG_ITMP1);
 680         M_CALL(REG_ITMP1);
 681
 682         /* restore temporary registers for leaf methods */
 683
 684         for (i = 0; i < INT_TMP_CNT; i++)
 685                 M_ILD(rd->tmpintregs[i], REG_SP, (TRACE_ARGS_NUM + 1 + i) * 8);
 686
 687         M_AADD_IMM((TRACE_ARGS_NUM + 1 + TMP_CNT) * 8, REG_SP);
 688
 689         /* mark trace code */
 690
 691         M_NOP;
 692 }
 693 #endif /* !defined(NDEBUG) */
 694
 695
 696 /* emit_verbosecall_exit *******************************************************
 697
 698    Generates the code for the call trace.
 699
 700    void builtin_verbosecall_exit(s8 l, double d, float f, methodinfo *m);
 701
 702 *******************************************************************************/
 703
 704 #if !defined(NDEBUG)
 705 void emit_verbosecall_exit(jitdata *jd)
 706 {
 707         methodinfo   *m;
 708         codegendata  *cd;
 709         registerdata *rd;
 710
 711         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 712                 return;
 713
 714         /* get required compiler data */
 715
 716         m  = jd->m;
 717         cd = jd->cd;
 718         rd = jd->rd;
 719
 720         /* mark trace code */
 721
 722         M_NOP;
 723
 724         M_ASUB_IMM(8 + 8 + 4 + 4 + 8, REG_SP);  /* +8: keep stack 16-byte aligned */
 725
 726         M_LST(REG_RESULT_PACKED, REG_SP, 0 * 8);
 727
 728         M_DSTNP(REG_NULL, REG_SP, 1 * 8);
 729         M_FSTNP(REG_NULL, REG_SP, 2 * 8);
 730
 731         M_AST_IMM(m, REG_SP, 2 * 8 + 1 * 4);
 732
 733         M_MOV_IMM(builtin_verbosecall_exit, REG_ITMP1);
 734         M_CALL(REG_ITMP1);
 735
 736         M_LLD(REG_RESULT_PACKED, REG_SP, 0 * 4);
 737
 738         M_AADD_IMM(8 + 8 + 4 + 4 + 8, REG_SP);
 739
 740         /* mark trace code */
 741
 742         M_NOP;
 743 }
 744 #endif /* !defined(NDEBUG) */
 745
 746
 747 /* code generation functions **************************************************/
 748
 749 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 750 {
 751         if (basereg == ESP) {
 752                 if (disp == 0) {
 753                         emit_address_byte(0, dreg, ESP);
 754                         emit_address_byte(0, ESP, ESP);
 755                 }
 756                 else if (IS_IMM8(disp)) {
 757                         emit_address_byte(1, dreg, ESP);
 758                         emit_address_byte(0, ESP, ESP);
 759                         emit_imm8(disp);
 760                 }
 761                 else {
 762                         emit_address_byte(2, dreg, ESP);
 763                         emit_address_byte(0, ESP, ESP);
 764                         emit_imm32(disp);
 765                 }
 766         }
 767         else if ((disp == 0) && (basereg != EBP)) {
 768                 emit_address_byte(0, dreg, basereg);
 769         }
 770         else if (IS_IMM8(disp)) {
 771                 emit_address_byte(1, dreg, basereg);
 772                 emit_imm8(disp);
 773         }
 774         else {
 775                 emit_address_byte(2, dreg, basereg);
 776                 emit_imm32(disp);
 777         }
 778 }
 779
 780
 781 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 782 {
 783         if (basereg == ESP) {
 784                 emit_address_byte(2, dreg, ESP);
 785                 emit_address_byte(0, ESP, ESP);
 786                 emit_imm32(disp);
 787         }
 788         else {
 789                 emit_address_byte(2, dreg, basereg);
 790                 emit_imm32(disp);
 791         }
 792 }
 793
 794
 795 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 796 {
 797         if (basereg == -1) {
 798                 emit_address_byte(0, reg, 4);
 799                 emit_address_byte(scale, indexreg, 5);
 800                 emit_imm32(disp);
 801         }
 802         else if ((disp == 0) && (basereg != EBP)) {
 803                 emit_address_byte(0, reg, 4);
 804                 emit_address_byte(scale, indexreg, basereg);
 805         }
 806         else if (IS_IMM8(disp)) {
 807                 emit_address_byte(1, reg, 4);
 808                 emit_address_byte(scale, indexreg, basereg);
 809                 emit_imm8(disp);
 810         }
 811         else {
 812                 emit_address_byte(2, reg, 4);
 813                 emit_address_byte(scale, indexreg, basereg);
 814                 emit_imm32(disp);
 815         }
 816 }
 817
 818
 819 /* low-level code emitter functions *******************************************/
 820
 821 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 822 {
 823         COUNT(count_mov_reg_reg);
 824         *(cd->mcodeptr++) = 0x89;
 825         emit_reg((reg),(dreg));
 826 }
 827
 828
 829 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 830 {
 831         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 832         emit_imm32((imm));
 833 }
 834
 835
 836 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 837 {
 838         *(cd->mcodeptr++) = 0xc6;
 839         emit_reg(0,(reg));
 840         emit_imm8((imm));
 841 }
 842
 843
 844 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 845 {
 846         COUNT(count_mov_mem_reg);
 847         *(cd->mcodeptr++) = 0x8b;
 848         emit_membase(cd, (basereg),(disp),(reg));
 849 }
 850
 851
 852 /*
 853  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 854  * constant membase immediate length of 32bit
 855  */
 856 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 857 {
 858         COUNT(count_mov_mem_reg);
 859         *(cd->mcodeptr++) = 0x8b;
 860         emit_membase32(cd, (basereg),(disp),(reg));
 861 }
 862
 863
 864 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 865 {
 866         COUNT(count_mov_reg_mem);
 867         *(cd->mcodeptr++) = 0x89;
 868         emit_membase(cd, (basereg),(disp),(reg));
 869 }
 870
 871
 872 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 873 {
 874         COUNT(count_mov_reg_mem);
 875         *(cd->mcodeptr++) = 0x89;
 876         emit_membase32(cd, (basereg),(disp),(reg));
 877 }
 878
 879
 880 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 881 {
 882         COUNT(count_mov_mem_reg);
 883         *(cd->mcodeptr++) = 0x8b;
 884         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 885 }
 886
 887
 888 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 889 {
 890         COUNT(count_mov_reg_mem);
 891         *(cd->mcodeptr++) = 0x89;
 892         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 893 }
 894
 895
 896 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 897 {
 898         COUNT(count_mov_reg_mem);
 899         *(cd->mcodeptr++) = 0x66;
 900         *(cd->mcodeptr++) = 0x89;
 901         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 902 }
 903
 904
 905 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 906 {
 907         COUNT(count_mov_reg_mem);
 908         *(cd->mcodeptr++) = 0x88;
 909         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 910 }
 911
 912
 913 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 914 {
 915         COUNT(count_mov_reg_mem);
 916         *(cd->mcodeptr++) = 0x89;
 917         emit_mem((reg),(mem));
 918 }
 919
 920
 921 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 922 {
 923         COUNT(count_mov_mem_reg);
 924         *(cd->mcodeptr++) = 0x8b;
 925         emit_mem((dreg),(mem));
 926 }
 927
 928
 929 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 930 {
 931         *(cd->mcodeptr++) = 0xc7;
 932         emit_mem(0, mem);
 933         emit_imm32(imm);
 934 }
 935
 936
 937 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 938 {
 939         *(cd->mcodeptr++) = 0xc7;
 940         emit_membase(cd, (basereg),(disp),0);
 941         emit_imm32((imm));
 942 }
 943
 944
 945 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 946 {
 947         *(cd->mcodeptr++) = 0xc7;
 948         emit_membase32(cd, (basereg),(disp),0);
 949         emit_imm32((imm));
 950 }
 951
 952
 953 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 954 {
 955         *(cd->mcodeptr++) = 0xc6;
 956         emit_membase(cd, (basereg),(disp),0);
 957         emit_imm8((imm));
 958 }
 959
 960
 961 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 962 {
 963         COUNT(count_mov_mem_reg);
 964         *(cd->mcodeptr++) = 0x0f;
 965         *(cd->mcodeptr++) = 0xbe;
 966         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 967 }
 968
 969
 970 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
 971 {
 972         *(cd->mcodeptr++) = 0x0f;
 973         *(cd->mcodeptr++) = 0xbf;
 974         emit_reg((b),(a));
 975 }
 976
 977
 978 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 979 {
 980         COUNT(count_mov_mem_reg);
 981         *(cd->mcodeptr++) = 0x0f;
 982         *(cd->mcodeptr++) = 0xbf;
 983         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 984 }
 985
 986
 987 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
 988 {
 989         *(cd->mcodeptr++) = 0x0f;
 990         *(cd->mcodeptr++) = 0xb7;
 991         emit_reg((b),(a));
 992 }
 993
 994
 995 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 996 {
 997         COUNT(count_mov_mem_reg);
 998         *(cd->mcodeptr++) = 0x0f;
 999         *(cd->mcodeptr++) = 0xb7;
1000         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1001 }
1002
1003
1004 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1005 {
1006         *(cd->mcodeptr++) = 0xc7;
1007         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1008         emit_imm32((imm));
1009 }
1010
1011
1012 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1013 {
1014         *(cd->mcodeptr++) = 0x66;
1015         *(cd->mcodeptr++) = 0xc7;
1016         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1017         emit_imm16((imm));
1018 }
1019
1020
1021 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1022 {
1023         *(cd->mcodeptr++) = 0xc6;
1024         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1025         emit_imm8((imm));
1026 }
1027
1028
1029 /*
1030  * alu operations
1031  */
1032 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1033 {
1034         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1035         emit_reg((reg),(dreg));
1036 }
1037
1038
1039 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
1040 {
1041         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1042         emit_membase(cd, (basereg),(disp),(reg));
1043 }
1044
1045
1046 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
1047 {
1048         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1049         emit_membase(cd, (basereg),(disp),(reg));
1050 }
1051
1052
1053 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1054 {
1055         if (IS_IMM8(imm)) {
1056                 *(cd->mcodeptr++) = 0x83;
1057                 emit_reg((opc),(dreg));
1058                 emit_imm8((imm));
1059         } else {
1060                 *(cd->mcodeptr++) = 0x81;
1061                 emit_reg((opc),(dreg));
1062                 emit_imm32((imm));
1063         }
1064 }
1065
1066
1067 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1068 {
1069         *(cd->mcodeptr++) = 0x81;
1070         emit_reg((opc),(dreg));
1071         emit_imm32((imm));
1072 }
1073
1074
1075 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1076 {
1077         if (IS_IMM8(imm)) {
1078                 *(cd->mcodeptr++) = 0x83;
1079                 emit_membase(cd, (basereg),(disp),(opc));
1080                 emit_imm8((imm));
1081         } else {
1082                 *(cd->mcodeptr++) = 0x81;
1083                 emit_membase(cd, (basereg),(disp),(opc));
1084                 emit_imm32((imm));
1085         }
1086 }
1087
1088
1089 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1090 {
1091         if (IS_IMM8(imm)) {
1092                 *(cd->mcodeptr++) = 0x83;
1093                 emit_mem(opc, disp);
1094                 emit_imm8((imm));
1095         } else {
1096                 *(cd->mcodeptr++) = 0x81;
1097                 emit_mem(opc, disp);
1098                 emit_imm32((imm));
1099         }
1100 }
1101
1102
1103 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1104 {
1105         *(cd->mcodeptr++) = 0x85;
1106         emit_reg((reg),(dreg));
1107 }
1108
1109
1110 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1111 {
1112         *(cd->mcodeptr++) = 0xf7;
1113         emit_reg(0,(reg));
1114         emit_imm32((imm));
1115 }
1116
1117
1118
1119 /*
1120  * inc, dec operations
1121  */
1122 void emit_dec_mem(codegendata *cd, s4 mem)
1123 {
1124         *(cd->mcodeptr++) = 0xff;
1125         emit_mem(1,(mem));
1126 }
1127
1128
1129 void emit_cltd(codegendata *cd)
1130 {
1131         *(cd->mcodeptr++) = 0x99;
1132 }
1133
1134
1135 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1136 {
1137         *(cd->mcodeptr++) = 0x0f;
1138         *(cd->mcodeptr++) = 0xaf;
1139         emit_reg((dreg),(reg));
1140 }
1141
1142
1143 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1144 {
1145         *(cd->mcodeptr++) = 0x0f;
1146         *(cd->mcodeptr++) = 0xaf;
1147         emit_membase(cd, (basereg),(disp),(dreg));
1148 }
1149
1150
1151 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1152 {
1153         if (IS_IMM8((imm))) {
1154                 *(cd->mcodeptr++) = 0x6b;
1155                 emit_reg(0,(dreg));
1156                 emit_imm8((imm));
1157         } else {
1158                 *(cd->mcodeptr++) = 0x69;
1159                 emit_reg(0,(dreg));
1160                 emit_imm32((imm));
1161         }
1162 }
1163
1164
1165 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1166 {
1167         if (IS_IMM8((imm))) {
1168                 *(cd->mcodeptr++) = 0x6b;
1169                 emit_reg((dreg),(reg));
1170                 emit_imm8((imm));
1171         } else {
1172                 *(cd->mcodeptr++) = 0x69;
1173                 emit_reg((dreg),(reg));
1174                 emit_imm32((imm));
1175         }
1176 }
1177
1178
1179 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1180 {
1181         if (IS_IMM8((imm))) {
1182                 *(cd->mcodeptr++) = 0x6b;
1183                 emit_membase(cd, (basereg),(disp),(dreg));
1184                 emit_imm8((imm));
1185         } else {
1186                 *(cd->mcodeptr++) = 0x69;
1187                 emit_membase(cd, (basereg),(disp),(dreg));
1188                 emit_imm32((imm));
1189         }
1190 }
1191
1192
1193 void emit_mul_reg(codegendata *cd, s4 reg)
1194 {
1195         *(cd->mcodeptr++) = 0xf7;
1196         emit_reg(4, reg);
1197 }
1198
1199
1200 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1201 {
1202         *(cd->mcodeptr++) = 0xf7;
1203         emit_membase(cd, (basereg),(disp),4);
1204 }
1205
1206
1207 void emit_idiv_reg(codegendata *cd, s4 reg)
1208 {
1209         *(cd->mcodeptr++) = 0xf7;
1210         emit_reg(7,(reg));
1211 }
1212
1213
1214 void emit_ret(codegendata *cd)
1215 {
1216         *(cd->mcodeptr++) = 0xc3;
1217 }
1218
1219
1220
1221 /*
1222  * shift ops
1223  */
1224 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1225 {
1226         *(cd->mcodeptr++) = 0xd3;
1227         emit_reg((opc),(reg));
1228 }
1229
1230
1231 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1232 {
1233         if ((imm) == 1) {
1234                 *(cd->mcodeptr++) = 0xd1;
1235                 emit_reg((opc),(dreg));
1236         } else {
1237                 *(cd->mcodeptr++) = 0xc1;
1238                 emit_reg((opc),(dreg));
1239                 emit_imm8((imm));
1240         }
1241 }
1242
1243
1244 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1245 {
1246         *(cd->mcodeptr++) = 0x0f;
1247         *(cd->mcodeptr++) = 0xa5;
1248         emit_reg((reg),(dreg));
1249 }
1250
1251
1252 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1253 {
1254         *(cd->mcodeptr++) = 0x0f;
1255         *(cd->mcodeptr++) = 0xa4;
1256         emit_reg((reg),(dreg));
1257         emit_imm8((imm));
1258 }
1259
1260
1261 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1262 {
1263         *(cd->mcodeptr++) = 0x0f;
1264         *(cd->mcodeptr++) = 0xa5;
1265         emit_membase(cd, (basereg),(disp),(reg));
1266 }
1267
1268
1269 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1270 {
1271         *(cd->mcodeptr++) = 0x0f;
1272         *(cd->mcodeptr++) = 0xad;
1273         emit_reg((reg),(dreg));
1274 }
1275
1276
1277 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1278 {
1279         *(cd->mcodeptr++) = 0x0f;
1280         *(cd->mcodeptr++) = 0xac;
1281         emit_reg((reg),(dreg));
1282         emit_imm8((imm));
1283 }
1284
1285
1286 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1287 {
1288         *(cd->mcodeptr++) = 0x0f;
1289         *(cd->mcodeptr++) = 0xad;
1290         emit_membase(cd, (basereg),(disp),(reg));
1291 }
1292
1293
1294
1295 /*
1296  * jump operations
1297  */
1298 void emit_jmp_imm(codegendata *cd, s4 imm)
1299 {
1300         *(cd->mcodeptr++) = 0xe9;
1301         emit_imm32((imm));
1302 }
1303
1304
1305 void emit_jmp_reg(codegendata *cd, s4 reg)
1306 {
1307         *(cd->mcodeptr++) = 0xff;
1308         emit_reg(4,(reg));
1309 }
1310
1311
1312 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1313 {
1314         *(cd->mcodeptr++) = 0x0f;
1315         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1316         emit_imm32((imm));
1317 }
1318
1319
1320
1321 /*
1322  * conditional set operations
1323  */
1324 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1325 {
1326         *(cd->mcodeptr++) = 0x0f;
1327         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1328         emit_reg(0,(reg));
1329 }
1330
1331
1332 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1333 {
1334         *(cd->mcodeptr++) = 0x0f;
1335         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1336         emit_membase(cd, (basereg),(disp),0);
1337 }
1338
1339
1340 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1341 {
1342         *(cd->mcodeptr++) = 0x0f;
1343         *(cd->mcodeptr++) = 0xc1;
1344         emit_mem((reg),(mem));
1345 }
1346
1347
1348 void emit_neg_reg(codegendata *cd, s4 reg)
1349 {
1350         *(cd->mcodeptr++) = 0xf7;
1351         emit_reg(3,(reg));
1352 }
1353
1354
1355
1356 void emit_push_imm(codegendata *cd, s4 imm)
1357 {
1358         *(cd->mcodeptr++) = 0x68;
1359         emit_imm32((imm));
1360 }
1361
1362
1363 void emit_pop_reg(codegendata *cd, s4 reg)
1364 {
1365         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1366 }
1367
1368
1369 void emit_push_reg(codegendata *cd, s4 reg)
1370 {
1371         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1372 }
1373
1374
1375 void emit_nop(codegendata *cd)
1376 {
1377         *(cd->mcodeptr++) = 0x90;
1378 }
1379
1380
1381 void emit_lock(codegendata *cd)
1382 {
1383         *(cd->mcodeptr++) = 0xf0;
1384 }
1385
1386
1387 /*
1388  * call instructions
1389  */
1390 void emit_call_reg(codegendata *cd, s4 reg)
1391 {
1392         *(cd->mcodeptr++) = 0xff;
1393         emit_reg(2,(reg));
1394 }
1395
1396
1397 void emit_call_imm(codegendata *cd, s4 imm)
1398 {
1399         *(cd->mcodeptr++) = 0xe8;
1400         emit_imm32((imm));
1401 }
1402
1403
1404
1405 /*
1406  * floating point instructions
1407  */
1408 void emit_fld1(codegendata *cd)
1409 {
1410         *(cd->mcodeptr++) = 0xd9;
1411         *(cd->mcodeptr++) = 0xe8;
1412 }
1413
1414
1415 void emit_fldz(codegendata *cd)
1416 {
1417         *(cd->mcodeptr++) = 0xd9;
1418         *(cd->mcodeptr++) = 0xee;
1419 }
1420
1421
1422 void emit_fld_reg(codegendata *cd, s4 reg)
1423 {
1424         *(cd->mcodeptr++) = 0xd9;
1425         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1426 }
1427
1428
1429 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1430 {
1431         *(cd->mcodeptr++) = 0xd9;
1432         emit_membase(cd, (basereg),(disp),0);
1433 }
1434
1435
1436 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1437 {
1438         *(cd->mcodeptr++) = 0xd9;
1439         emit_membase32(cd, (basereg),(disp),0);
1440 }
1441
1442
1443 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1444 {
1445         *(cd->mcodeptr++) = 0xdd;
1446         emit_membase(cd, (basereg),(disp),0);
1447 }
1448
1449
1450 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1451 {
1452         *(cd->mcodeptr++) = 0xdd;
1453         emit_membase32(cd, (basereg),(disp),0);
1454 }
1455
1456
1457 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1458 {
1459         *(cd->mcodeptr++) = 0xdb;
1460         emit_membase(cd, (basereg),(disp),5);
1461 }
1462
1463
1464 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1465 {
1466         *(cd->mcodeptr++) = 0xd9;
1467         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1468 }
1469
1470
1471 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1472 {
1473         *(cd->mcodeptr++) = 0xdd;
1474         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1475 }
1476
1477
1478 void emit_flds_mem(codegendata *cd, s4 mem)
1479 {
1480         *(cd->mcodeptr++) = 0xd9;
1481         emit_mem(0,(mem));
1482 }
1483
1484
1485 void emit_fldl_mem(codegendata *cd, s4 mem)
1486 {
1487         *(cd->mcodeptr++) = 0xdd;
1488         emit_mem(0,(mem));
1489 }
1490
1491
1492 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1493 {
1494         *(cd->mcodeptr++) = 0xdb;
1495         emit_membase(cd, (basereg),(disp),0);
1496 }
1497
1498
1499 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1500 {
1501         *(cd->mcodeptr++) = 0xdf;
1502         emit_membase(cd, (basereg),(disp),5);
1503 }
1504
1505
1506 void emit_fst_reg(codegendata *cd, s4 reg)
1507 {
1508         *(cd->mcodeptr++) = 0xdd;
1509         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1510 }
1511
1512
1513 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1514 {
1515         *(cd->mcodeptr++) = 0xd9;
1516         emit_membase(cd, (basereg),(disp),2);
1517 }
1518
1519
1520 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1521 {
1522         *(cd->mcodeptr++) = 0xdd;
1523         emit_membase(cd, (basereg),(disp),2);
1524 }
1525
1526
1527 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1528 {
1529         *(cd->mcodeptr++) = 0xd9;
1530         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1531 }
1532
1533
1534 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1535 {
1536         *(cd->mcodeptr++) = 0xdd;
1537         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1538 }
1539
1540
1541 void emit_fstp_reg(codegendata *cd, s4 reg)
1542 {
1543         *(cd->mcodeptr++) = 0xdd;
1544         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1545 }
1546
1547
1548 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1549 {
1550         *(cd->mcodeptr++) = 0xd9;
1551         emit_membase(cd, (basereg),(disp),3);
1552 }
1553
1554
1555 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1556 {
1557         *(cd->mcodeptr++) = 0xd9;
1558         emit_membase32(cd, (basereg),(disp),3);
1559 }
1560
1561
1562 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1563 {
1564         *(cd->mcodeptr++) = 0xdd;
1565         emit_membase(cd, (basereg),(disp),3);
1566 }
1567
1568
1569 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1570 {
1571         *(cd->mcodeptr++) = 0xdd;
1572         emit_membase32(cd, (basereg),(disp),3);
1573 }
1574
1575
1576 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1577 {
1578         *(cd->mcodeptr++) = 0xdb;
1579         emit_membase(cd, (basereg),(disp),7);
1580 }
1581
1582
1583 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1584 {
1585         *(cd->mcodeptr++) = 0xd9;
1586         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1587 }
1588
1589
1590 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1591 {
1592         *(cd->mcodeptr++) = 0xdd;
1593         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1594 }
1595
1596
1597 void emit_fstps_mem(codegendata *cd, s4 mem)
1598 {
1599         *(cd->mcodeptr++) = 0xd9;
1600         emit_mem(3,(mem));
1601 }
1602
1603
1604 void emit_fstpl_mem(codegendata *cd, s4 mem)
1605 {
1606         *(cd->mcodeptr++) = 0xdd;
1607         emit_mem(3,(mem));
1608 }
1609
1610
1611 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1612 {
1613         *(cd->mcodeptr++) = 0xdb;
1614         emit_membase(cd, (basereg),(disp),2);
1615 }
1616
1617
1618 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1619 {
1620         *(cd->mcodeptr++) = 0xdb;
1621         emit_membase(cd, (basereg),(disp),3);
1622 }
1623
1624
1625 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1626 {
1627         *(cd->mcodeptr++) = 0xdf;
1628         emit_membase(cd, (basereg),(disp),7);
1629 }
1630
1631
1632 void emit_fchs(codegendata *cd)
1633 {
1634         *(cd->mcodeptr++) = 0xd9;
1635         *(cd->mcodeptr++) = 0xe0;
1636 }
1637
1638
1639 void emit_faddp(codegendata *cd)
1640 {
1641         *(cd->mcodeptr++) = 0xde;
1642         *(cd->mcodeptr++) = 0xc1;
1643 }
1644
1645
1646 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1647 {
1648         *(cd->mcodeptr++) = 0xd8;
1649         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1650 }
1651
1652
1653 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1654 {
1655         *(cd->mcodeptr++) = 0xdc;
1656         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1657 }
1658
1659
1660 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1661 {
1662         *(cd->mcodeptr++) = 0xde;
1663         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1664 }
1665
1666
1667 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1668 {
1669         *(cd->mcodeptr++) = 0xd8;
1670         emit_membase(cd, (basereg),(disp),0);
1671 }
1672
1673
1674 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1675 {
1676         *(cd->mcodeptr++) = 0xdc;
1677         emit_membase(cd, (basereg),(disp),0);
1678 }
1679
1680
1681 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1682 {
1683         *(cd->mcodeptr++) = 0xd8;
1684         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1685 }
1686
1687
1688 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1689 {
1690         *(cd->mcodeptr++) = 0xdc;
1691         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1692 }
1693
1694
1695 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1696 {
1697         *(cd->mcodeptr++) = 0xde;
1698         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1699 }
1700
1701
1702 void emit_fsubp(codegendata *cd)
1703 {
1704         *(cd->mcodeptr++) = 0xde;
1705         *(cd->mcodeptr++) = 0xe9;
1706 }
1707
1708
1709 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1710 {
1711         *(cd->mcodeptr++) = 0xd8;
1712         emit_membase(cd, (basereg),(disp),4);
1713 }
1714
1715
1716 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1717 {
1718         *(cd->mcodeptr++) = 0xdc;
1719         emit_membase(cd, (basereg),(disp),4);
1720 }
1721
1722
1723 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1724 {
1725         *(cd->mcodeptr++) = 0xd8;
1726         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1727 }
1728
1729
1730 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1731 {
1732         *(cd->mcodeptr++) = 0xdc;
1733         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1734 }
1735
1736
1737 void emit_fmulp(codegendata *cd)
1738 {
1739         *(cd->mcodeptr++) = 0xde;
1740         *(cd->mcodeptr++) = 0xc9;
1741 }
1742
1743
1744 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1745 {
1746         *(cd->mcodeptr++) = 0xde;
1747         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1748 }
1749
1750
1751 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1752 {
1753         *(cd->mcodeptr++) = 0xd8;
1754         emit_membase(cd, (basereg),(disp),1);
1755 }
1756
1757
1758 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1759 {
1760         *(cd->mcodeptr++) = 0xdc;
1761         emit_membase(cd, (basereg),(disp),1);
1762 }
1763
1764
1765 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1766 {
1767         *(cd->mcodeptr++) = 0xd8;
1768         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1769 }
1770
1771
1772 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1773 {
1774         *(cd->mcodeptr++) = 0xdc;
1775         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1776 }
1777
1778
1779 void emit_fdivp(codegendata *cd)
1780 {
1781         *(cd->mcodeptr++) = 0xde;
1782         *(cd->mcodeptr++) = 0xf9;
1783 }
1784
1785
1786 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1787 {
1788         *(cd->mcodeptr++) = 0xde;
1789         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1790 }
1791
1792
1793 void emit_fxch(codegendata *cd)
1794 {
1795         *(cd->mcodeptr++) = 0xd9;
1796         *(cd->mcodeptr++) = 0xc9;
1797 }
1798
1799
1800 void emit_fxch_reg(codegendata *cd, s4 reg)
1801 {
1802         *(cd->mcodeptr++) = 0xd9;
1803         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1804 }
1805
1806
1807 void emit_fprem(codegendata *cd)
1808 {
1809         *(cd->mcodeptr++) = 0xd9;
1810         *(cd->mcodeptr++) = 0xf8;
1811 }
1812
1813
1814 void emit_fprem1(codegendata *cd)
1815 {
1816         *(cd->mcodeptr++) = 0xd9;
1817         *(cd->mcodeptr++) = 0xf5;
1818 }
1819
1820
1821 void emit_fucom(codegendata *cd)
1822 {
1823         *(cd->mcodeptr++) = 0xdd;
1824         *(cd->mcodeptr++) = 0xe1;
1825 }
1826
1827
1828 void emit_fucom_reg(codegendata *cd, s4 reg)
1829 {
1830         *(cd->mcodeptr++) = 0xdd;
1831         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1832 }
1833
1834
1835 void emit_fucomp_reg(codegendata *cd, s4 reg)
1836 {
1837         *(cd->mcodeptr++) = 0xdd;
1838         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1839 }
1840
1841
1842 void emit_fucompp(codegendata *cd)
1843 {
1844         *(cd->mcodeptr++) = 0xda;
1845         *(cd->mcodeptr++) = 0xe9;
1846 }
1847
1848
1849 void emit_fnstsw(codegendata *cd)
1850 {
1851         *(cd->mcodeptr++) = 0xdf;
1852         *(cd->mcodeptr++) = 0xe0;
1853 }
1854
1855
1856 void emit_sahf(codegendata *cd)
1857 {
1858         *(cd->mcodeptr++) = 0x9e;
1859 }
1860
1861
1862 void emit_finit(codegendata *cd)
1863 {
1864         *(cd->mcodeptr++) = 0x9b;
1865         *(cd->mcodeptr++) = 0xdb;
1866         *(cd->mcodeptr++) = 0xe3;
1867 }
1868
1869
1870 void emit_fldcw_mem(codegendata *cd, s4 mem)
1871 {
1872         *(cd->mcodeptr++) = 0xd9;
1873         emit_mem(5,(mem));
1874 }
1875
1876
1877 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1878 {
1879         *(cd->mcodeptr++) = 0xd9;
1880         emit_membase(cd, (basereg),(disp),5);
1881 }
1882
1883
1884 void emit_wait(codegendata *cd)
1885 {
1886         *(cd->mcodeptr++) = 0x9b;
1887 }
1888
1889
1890 void emit_ffree_reg(codegendata *cd, s4 reg)
1891 {
1892         *(cd->mcodeptr++) = 0xdd;
1893         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1894 }
1895
1896
1897 void emit_fdecstp(codegendata *cd)
1898 {
1899         *(cd->mcodeptr++) = 0xd9;
1900         *(cd->mcodeptr++) = 0xf6;
1901 }
1902
1903
1904 void emit_fincstp(codegendata *cd)
1905 {
1906         *(cd->mcodeptr++) = 0xd9;
1907         *(cd->mcodeptr++) = 0xf7;
1908 }
1909
1910
1911 /*
1912  * These are local overrides for various environment variables in Emacs.
1913  * Please do not remove this and leave it at the end of the file, where
1914  * Emacs will automagically detect them.
1915  * ---------------------------------------------------------------------
1916  * Local variables:
1917  * mode: c
1918  * indent-tabs-mode: t
1919  * c-basic-offset: 4
1920  * tab-width: 4
1921  * End:
1922  */