src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007, 2008
   4    CACAOVM - Verein zur Foerderung der freien virtuellen Maschine CACAO
   5
   6    This file is part of CACAO.
   7
   8    This program is free software; you can redistribute it and/or
   9    modify it under the terms of the GNU General Public License as
  10    published by the Free Software Foundation; either version 2, or (at
  11    your option) any later version.
  12
  13    This program is distributed in the hope that it will be useful, but
  14    WITHOUT ANY WARRANTY; without even the implied warranty of
  15    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16    General Public License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with this program; if not, write to the Free Software
  20    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  21    02110-1301, USA.
  22
  23 */
  24
  25
  26 #include "config.h"
  27
  28 #include <assert.h>
  29
  30 #include "vm/types.h"
  31
  32 #include "vm/jit/i386/codegen.h"
  33 #include "vm/jit/i386/emit.h"
  34 #include "vm/jit/i386/md-abi.h"
  35
  36 #include "mm/memory.h"
  37
  38 #include "threads/lock-common.h"
  39
  40 #include "vm/exceptions.h"
  41
  42 #include "vm/jit/abi.h"
  43 #include "vm/jit/asmpart.h"
  44 #include "vm/jit/dseg.h"
  45 #include "vm/jit/emit-common.h"
  46 #include "vm/jit/jit.h"
  47 #include "vm/jit/patcher-common.h"
  48 #include "vm/jit/replace.h"
  49 #include "vm/jit/trace.h"
  50 #include "vm/jit/trap.h"
  51
  52 #include "vmcore/options.h"
  53 #include "vmcore/statistics.h"
  54
  55
  56 /* emit_load ******************************************************************
  57
  58    Emits a possible load of an operand.
  59
  60 *******************************************************************************/
  61
  62 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  63 {
  64         codegendata  *cd;
  65         s4            disp;
  66         s4            reg;
  67
  68         /* get required compiler data */
  69
  70         cd = jd->cd;
  71
  72         if (IS_INMEMORY(src->flags)) {
  73                 COUNT_SPILLS;
  74
  75                 disp = src->vv.regoff;
  76
  77                 switch (src->type) {
  78                 case TYPE_INT:
  79                 case TYPE_ADR:
  80                         M_ILD(tempreg, REG_SP, disp);
  81                         break;
  82                 case TYPE_LNG:
  83                         M_LLD(tempreg, REG_SP, disp);
  84                         break;
  85                 case TYPE_FLT:
  86                         M_FLD(tempreg, REG_SP, disp);
  87                         break;
  88                 case TYPE_DBL:
  89                         M_DLD(tempreg, REG_SP, disp);
  90                         break;
  91                 default:
  92                         vm_abort("emit_load: unknown type %d", src->type);
  93                 }
  94
  95                 reg = tempreg;
  96         }
  97         else
  98                 reg = src->vv.regoff;
  99
 100         return reg;
 101 }
 102
 103
 104 /* emit_load_low ************************************************************
 105
 106    Emits a possible load of the low 32-bits of an operand.
 107
 108 *******************************************************************************/
 109
 110 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 111 {
 112         codegendata  *cd;
 113         s4            disp;
 114         s4            reg;
 115
 116         assert(src->type == TYPE_LNG);
 117
 118         /* get required compiler data */
 119
 120         cd = jd->cd;
 121
 122
 123         if (IS_INMEMORY(src->flags)) {
 124                 COUNT_SPILLS;
 125
 126                 disp = src->vv.regoff;
 127
 128                 M_ILD(tempreg, REG_SP, disp);
 129
 130                 reg = tempreg;
 131         }
 132         else
 133                 reg = GET_LOW_REG(src->vv.regoff);
 134
 135         return reg;
 136 }
 137
 138
 139 /* emit_load_high ***********************************************************
 140
 141    Emits a possible load of the high 32-bits of an operand.
 142
 143 *******************************************************************************/
 144
 145 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 146 {
 147         codegendata  *cd;
 148         s4            disp;
 149         s4            reg;
 150
 151         /* get required compiler data */
 152
 153         assert(src->type == TYPE_LNG);
 154
 155         cd = jd->cd;
 156
 157         if (IS_INMEMORY(src->flags)) {
 158                 COUNT_SPILLS;
 159
 160                 disp = src->vv.regoff;
 161
 162                 M_ILD(tempreg, REG_SP, disp + 4);
 163
 164                 reg = tempreg;
 165         }
 166         else
 167                 reg = GET_HIGH_REG(src->vv.regoff);
 168
 169         return reg;
 170 }
 171
 172
 173 /* emit_store ******************************************************************
 174
 175    Emits a possible store of the destination operand.
 176
 177 *******************************************************************************/
 178
 179 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 180 {
 181         codegendata  *cd;
 182         s4            disp;
 183
 184         /* get required compiler data */
 185
 186         cd = jd->cd;
 187
 188         if (IS_INMEMORY(dst->flags)) {
 189                 COUNT_SPILLS;
 190
 191                 disp = dst->vv.regoff;
 192
 193                 switch (dst->type) {
 194                 case TYPE_INT:
 195                 case TYPE_ADR:
 196                         M_IST(d, REG_SP, disp);
 197                         break;
 198                 case TYPE_LNG:
 199                         M_LST(d, REG_SP, disp);
 200                         break;
 201                 case TYPE_FLT:
 202                         M_FST(d, REG_SP, disp);
 203                         break;
 204                 case TYPE_DBL:
 205                         M_DST(d, REG_SP, disp);
 206                         break;
 207                 default:
 208                         vm_abort("emit_store: unknown type %d", dst->type);
 209                 }
 210         }
 211 }
 212
 213
 214 /* emit_store_low **************************************************************
 215
 216    Emits a possible store of the low 32-bits of the destination
 217    operand.
 218
 219 *******************************************************************************/
 220
 221 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 222 {
 223         codegendata  *cd;
 224
 225         assert(dst->type == TYPE_LNG);
 226
 227         /* get required compiler data */
 228
 229         cd = jd->cd;
 230
 231         if (IS_INMEMORY(dst->flags)) {
 232                 COUNT_SPILLS;
 233                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff);
 234         }
 235 }
 236
 237
 238 /* emit_store_high *************************************************************
 239
 240    Emits a possible store of the high 32-bits of the destination
 241    operand.
 242
 243 *******************************************************************************/
 244
 245 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 246 {
 247         codegendata  *cd;
 248
 249         assert(dst->type == TYPE_LNG);
 250
 251         /* get required compiler data */
 252
 253         cd = jd->cd;
 254
 255         if (IS_INMEMORY(dst->flags)) {
 256                 COUNT_SPILLS;
 257                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff + 4);
 258         }
 259 }
 260
 261
 262 /* emit_copy *******************************************************************
 263
 264    Generates a register/memory to register/memory copy.
 265
 266 *******************************************************************************/
 267
 268 void emit_copy(jitdata *jd, instruction *iptr)
 269 {
 270         codegendata *cd;
 271         varinfo     *src;
 272         varinfo     *dst;
 273         s4           s1, d;
 274
 275         /* get required compiler data */
 276
 277         cd = jd->cd;
 278
 279         /* get source and destination variables */
 280
 281         src = VAROP(iptr->s1);
 282         dst = VAROP(iptr->dst);
 283
 284         if ((src->vv.regoff != dst->vv.regoff) ||
 285                 ((src->flags ^ dst->flags) & INMEMORY)) {
 286
 287                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 288                         /* emit nothing, as the value won't be used anyway */
 289                         return;
 290                 }
 291
 292                 /* If one of the variables resides in memory, we can eliminate
 293                    the register move from/to the temporary register with the
 294                    order of getting the destination register and the load. */
 295
 296                 if (IS_INMEMORY(src->flags)) {
 297                         if (IS_LNG_TYPE(src->type))
 298                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 299                         else
 300                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 301
 302                         s1 = emit_load(jd, iptr, src, d);
 303                 }
 304                 else {
 305                         if (IS_LNG_TYPE(src->type))
 306                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 307                         else
 308                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 309
 310                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 311                 }
 312
 313                 if (s1 != d) {
 314                         switch (src->type) {
 315                         case TYPE_INT:
 316                         case TYPE_ADR:
 317                                 M_MOV(s1, d);
 318                                 break;
 319                         case TYPE_LNG:
 320                                 M_LNGMOVE(s1, d);
 321                                 break;
 322                         case TYPE_FLT:
 323                         case TYPE_DBL:
 324 /*                              M_FMOV(s1, d); */
 325                                 break;
 326                         default:
 327                                 vm_abort("emit_copy: unknown type %d", src->type);
 328                         }
 329                 }
 330
 331                 emit_store(jd, iptr, dst, d);
 332         }
 333 }
 334
 335
 336 /* emit_branch *****************************************************************
 337
 338    Emits the code for conditional and unconditional branchs.
 339
 340 *******************************************************************************/
 341
 342 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 343 {
 344         s4 branchdisp;
 345
 346         /* ATTENTION: a displacement overflow cannot happen */
 347
 348         /* check which branch to generate */
 349
 350         if (condition == BRANCH_UNCONDITIONAL) {
 351
 352                 /* calculate the different displacements */
 353
 354                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 355
 356                 M_JMP_IMM(branchdisp);
 357         }
 358         else {
 359                 /* calculate the different displacements */
 360
 361                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 362
 363                 switch (condition) {
 364                 case BRANCH_EQ:
 365                         M_BEQ(branchdisp);
 366                         break;
 367                 case BRANCH_NE:
 368                         M_BNE(branchdisp);
 369                         break;
 370                 case BRANCH_LT:
 371                         M_BLT(branchdisp);
 372                         break;
 373                 case BRANCH_GE:
 374                         M_BGE(branchdisp);
 375                         break;
 376                 case BRANCH_GT:
 377                         M_BGT(branchdisp);
 378                         break;
 379                 case BRANCH_LE:
 380                         M_BLE(branchdisp);
 381                         break;
 382                 case BRANCH_ULT:
 383                         M_BB(branchdisp);
 384                         break;
 385                 case BRANCH_ULE:
 386                         M_BBE(branchdisp);
 387                         break;
 388                 case BRANCH_UGE:
 389                         M_BAE(branchdisp);
 390                         break;
 391                 case BRANCH_UGT:
 392                         M_BA(branchdisp);
 393                         break;
 394                 default:
 395                         vm_abort("emit_branch: unknown condition %d", condition);
 396                 }
 397         }
 398 }
 399
 400
 401 /* emit_arithmetic_check *******************************************************
 402
 403    Emit an ArithmeticException check.
 404
 405 *******************************************************************************/
 406
 407 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 408 {
 409         if (INSTRUCTION_MUST_CHECK(iptr)) {
 410                 M_TEST(reg);
 411                 M_BNE(6);
 412                 M_ALD_MEM(reg, TRAP_ArithmeticException);
 413         }
 414 }
 415
 416
 417 /* emit_arrayindexoutofbounds_check ********************************************
 418
 419    Emit a ArrayIndexOutOfBoundsException check.
 420
 421 *******************************************************************************/
 422
 423 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 424 {
 425         if (INSTRUCTION_MUST_CHECK(iptr)) {
 426         M_ILD(REG_ITMP3, s1, OFFSET(java_array_t, size));
 427         M_CMP(REG_ITMP3, s2);
 428         M_BB(6);
 429                 M_ALD_MEM(s2, TRAP_ArrayIndexOutOfBoundsException);
 430         }
 431 }
 432
 433
 434 /* emit_arraystore_check *******************************************************
 435
 436    Emit an ArrayStoreException check.
 437
 438 *******************************************************************************/
 439
 440 void emit_arraystore_check(codegendata *cd, instruction *iptr)
 441 {
 442         if (INSTRUCTION_MUST_CHECK(iptr)) {
 443                 M_TEST(REG_RESULT);
 444                 M_BNE(6);
 445                 M_ALD_MEM(REG_RESULT, TRAP_ArrayStoreException);
 446         }
 447 }
 448
 449
 450 /* emit_classcast_check ********************************************************
 451
 452    Emit a ClassCastException check.
 453
 454 *******************************************************************************/
 455
 456 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 457 {
 458         if (INSTRUCTION_MUST_CHECK(iptr)) {
 459                 switch (condition) {
 460                 case BRANCH_LE:
 461                         M_BGT(6);
 462                         break;
 463                 case BRANCH_EQ:
 464                         M_BNE(6);
 465                         break;
 466                 case BRANCH_ULE:
 467                         M_BBE(6);
 468                         break;
 469                 default:
 470                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 471                 }
 472                 M_ALD_MEM(s1, TRAP_ClassCastException);
 473         }
 474 }
 475
 476
 477 /* emit_nullpointer_check ******************************************************
 478
 479    Emit a NullPointerException check.
 480
 481 *******************************************************************************/
 482
 483 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 484 {
 485         if (INSTRUCTION_MUST_CHECK(iptr)) {
 486                 M_TEST(reg);
 487                 M_BNE(6);
 488                 M_ALD_MEM(reg, TRAP_NullPointerException);
 489         }
 490 }
 491
 492
 493 /* emit_exception_check ********************************************************
 494
 495    Emit an Exception check.
 496
 497 *******************************************************************************/
 498
 499 void emit_exception_check(codegendata *cd, instruction *iptr)
 500 {
 501         if (INSTRUCTION_MUST_CHECK(iptr)) {
 502                 M_TEST(REG_RESULT);
 503                 M_BNE(6);
 504                 M_ALD_MEM(REG_RESULT, TRAP_CHECK_EXCEPTION);
 505         }
 506 }
 507
 508
 509 /* emit_trap_compiler **********************************************************
 510
 511    Emit a trap instruction which calls the JIT compiler.
 512
 513 *******************************************************************************/
 514
 515 void emit_trap_compiler(codegendata *cd)
 516 {
 517         M_ALD_MEM(REG_METHODPTR, TRAP_COMPILER);
 518 }
 519
 520 /* emit_trap_countdown *********************************************************
 521
 522    Emit a countdown trap.
 523
 524    counter....absolute address of the counter variable
 525
 526 *******************************************************************************/
 527
 528 void emit_trap_countdown(codegendata *cd, s4 *counter)
 529 {
 530         M_ISUB_IMM_MEMABS(1, (s4) counter);
 531         M_BNS(6);
 532         M_ALD_MEM(REG_METHODPTR, TRAP_COUNTDOWN);
 533 }
 534
 535 /* emit_trap *******************************************************************
 536
 537    Emit a trap instruction and return the original machine code.
 538
 539 *******************************************************************************/
 540
 541 uint32_t emit_trap(codegendata *cd)
 542 {
 543         uint16_t mcode;
 544
 545         /* Get machine code which is patched back in later. The
 546            trap is 2 bytes long. */
 547
 548         mcode = *((uint16_t *) cd->mcodeptr);
 549
 550 #if 0
 551         /* XXX this breaks GDB, so we disable it for now */
 552         *(cd->mcodeptr++) = 0xcc;
 553         M_INT3;
 554 #else
 555         M_UD2;
 556 #endif
 557
 558         return (uint32_t) mcode;
 559 }
 560
 561
 562 /* emit_verbosecall_enter ******************************************************
 563
 564    Generates the code for the call trace.
 565
 566 *******************************************************************************/
 567
 568 #if !defined(NDEBUG)
 569 void emit_verbosecall_enter(jitdata *jd)
 570 {
 571         methodinfo   *m;
 572         codeinfo     *code;
 573         codegendata  *cd;
 574         registerdata *rd;
 575         methoddesc   *md;
 576         int32_t       stackframesize;
 577         int           i;
 578         int           align_off;             /* offset for alignment compensation */
 579
 580         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 581                 return;
 582
 583         /* get required compiler data */
 584
 585         m    = jd->m;
 586         code = jd->code;
 587         cd   = jd->cd;
 588         rd   = jd->rd;
 589
 590         md = m->parseddesc;
 591
 592         /* mark trace code */
 593
 594         M_NOP;
 595
 596         /* keep stack 16-byte aligned */
 597
 598         stackframesize = 2 + TMP_CNT;
 599         ALIGN_2(stackframesize);
 600
 601         M_ASUB_IMM(stackframesize * 8, REG_SP);
 602
 603         /* save temporary registers for leaf methods */
 604
 605         if (code_is_leafmethod(code)) {
 606                 for (i = 0; i < INT_TMP_CNT; i++)
 607                         M_IST(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 608         }
 609
 610         /* no argument registers to save */
 611
 612         align_off = cd->stackframesize ? 4 : 0;
 613         M_AST_IMM(m, REG_SP, 0 * 4);
 614         M_AST_IMM(0, REG_SP, 1 * 4);
 615         M_AST(REG_SP, REG_SP, 2 * 4);
 616         M_IADD_IMM_MEMBASE(stackframesize * 8 + cd->stackframesize * 8 + 4 + align_off, REG_SP, 2 * 4);
 617         M_MOV_IMM(trace_java_call_enter, REG_ITMP1);
 618         M_CALL(REG_ITMP1);
 619
 620         /* no argument registers to restore */
 621
 622         /* restore temporary registers for leaf methods */
 623
 624         if (code_is_leafmethod(code)) {
 625                 for (i = 0; i < INT_TMP_CNT; i++)
 626                         M_ILD(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 627         }
 628
 629         M_AADD_IMM(stackframesize * 8, REG_SP);
 630
 631         /* mark trace code */
 632
 633         M_NOP;
 634 }
 635 #endif /* !defined(NDEBUG) */
 636
 637
 638 /* emit_verbosecall_exit *******************************************************
 639
 640    Generates the code for the call trace.
 641
 642 *******************************************************************************/
 643
 644 #if !defined(NDEBUG)
 645 void emit_verbosecall_exit(jitdata *jd)
 646 {
 647         methodinfo   *m;
 648         codegendata  *cd;
 649         registerdata *rd;
 650         methoddesc   *md;
 651
 652         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 653                 return;
 654
 655         /* get required compiler data */
 656
 657         m  = jd->m;
 658         cd = jd->cd;
 659         rd = jd->rd;
 660
 661         md = m->parseddesc;
 662
 663         /* mark trace code */
 664
 665         M_NOP;
 666
 667         /* keep stack 16-byte aligned */
 668
 669         M_ASUB_IMM(4 + 4 + 8, REG_SP);
 670
 671         /* save return value */
 672
 673         switch (md->returntype.type) {
 674         case TYPE_ADR:
 675         case TYPE_INT:
 676                 M_IST(REG_RESULT, REG_SP, 2 * 4);
 677                 break;
 678         case TYPE_LNG:
 679                 M_LST(REG_RESULT_PACKED, REG_SP, 2 * 4);
 680                 break;
 681         case TYPE_FLT:
 682                 M_FSTNP(REG_NULL, REG_SP, 2 * 4);
 683                 break;
 684         case TYPE_DBL:
 685                 M_DSTNP(REG_NULL, REG_SP, 2 * 4);
 686                 break;
 687         }
 688
 689         M_AST_IMM(m, REG_SP, 0 * 4);
 690         M_AST(REG_SP, REG_SP, 1 * 4);
 691         M_IADD_IMM_MEMBASE(2 * 4, REG_SP, 1 * 4);
 692         M_MOV_IMM(trace_java_call_exit, REG_ITMP1);
 693         M_CALL(REG_ITMP1);
 694
 695         /* restore return value */
 696
 697         switch (md->returntype.type) {
 698         case TYPE_ADR:
 699         case TYPE_INT:
 700                 M_ILD(REG_RESULT, REG_SP, 2 * 4);
 701                 break;
 702         case TYPE_LNG:
 703                 M_LLD(REG_RESULT_PACKED, REG_SP, 2 * 4);
 704                 break;
 705         }
 706
 707         M_AADD_IMM(4 + 4 + 8, REG_SP);
 708
 709         /* mark trace code */
 710
 711         M_NOP;
 712 }
 713 #endif /* !defined(NDEBUG) */
 714
 715
 716 /* code generation functions **************************************************/
 717
 718 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 719 {
 720         if (basereg == ESP) {
 721                 if (disp == 0) {
 722                         emit_address_byte(0, dreg, ESP);
 723                         emit_address_byte(0, ESP, ESP);
 724                 }
 725                 else if (IS_IMM8(disp)) {
 726                         emit_address_byte(1, dreg, ESP);
 727                         emit_address_byte(0, ESP, ESP);
 728                         emit_imm8(disp);
 729                 }
 730                 else {
 731                         emit_address_byte(2, dreg, ESP);
 732                         emit_address_byte(0, ESP, ESP);
 733                         emit_imm32(disp);
 734                 }
 735         }
 736         else if ((disp == 0) && (basereg != EBP)) {
 737                 emit_address_byte(0, dreg, basereg);
 738         }
 739         else if (IS_IMM8(disp)) {
 740                 emit_address_byte(1, dreg, basereg);
 741                 emit_imm8(disp);
 742         }
 743         else {
 744                 emit_address_byte(2, dreg, basereg);
 745                 emit_imm32(disp);
 746         }
 747 }
 748
 749
 750 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 751 {
 752         if (basereg == ESP) {
 753                 emit_address_byte(2, dreg, ESP);
 754                 emit_address_byte(0, ESP, ESP);
 755                 emit_imm32(disp);
 756         }
 757         else {
 758                 emit_address_byte(2, dreg, basereg);
 759                 emit_imm32(disp);
 760         }
 761 }
 762
 763
 764 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 765 {
 766         if (basereg == -1) {
 767                 emit_address_byte(0, reg, 4);
 768                 emit_address_byte(scale, indexreg, 5);
 769                 emit_imm32(disp);
 770         }
 771         else if ((disp == 0) && (basereg != EBP)) {
 772                 emit_address_byte(0, reg, 4);
 773                 emit_address_byte(scale, indexreg, basereg);
 774         }
 775         else if (IS_IMM8(disp)) {
 776                 emit_address_byte(1, reg, 4);
 777                 emit_address_byte(scale, indexreg, basereg);
 778                 emit_imm8(disp);
 779         }
 780         else {
 781                 emit_address_byte(2, reg, 4);
 782                 emit_address_byte(scale, indexreg, basereg);
 783                 emit_imm32(disp);
 784         }
 785 }
 786
 787
 788 /* low-level code emitter functions *******************************************/
 789
 790 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 791 {
 792         COUNT(count_mov_reg_reg);
 793         *(cd->mcodeptr++) = 0x89;
 794         emit_reg((reg),(dreg));
 795 }
 796
 797
 798 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 799 {
 800         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 801         emit_imm32((imm));
 802 }
 803
 804
 805 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 806 {
 807         *(cd->mcodeptr++) = 0xc6;
 808         emit_reg(0,(reg));
 809         emit_imm8((imm));
 810 }
 811
 812
 813 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 814 {
 815         COUNT(count_mov_mem_reg);
 816         *(cd->mcodeptr++) = 0x8b;
 817         emit_membase(cd, (basereg),(disp),(reg));
 818 }
 819
 820
 821 /*
 822  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 823  * constant membase immediate length of 32bit
 824  */
 825 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 826 {
 827         COUNT(count_mov_mem_reg);
 828         *(cd->mcodeptr++) = 0x8b;
 829         emit_membase32(cd, (basereg),(disp),(reg));
 830 }
 831
 832
 833 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 834 {
 835         COUNT(count_mov_reg_mem);
 836         *(cd->mcodeptr++) = 0x89;
 837         emit_membase(cd, (basereg),(disp),(reg));
 838 }
 839
 840
 841 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 842 {
 843         COUNT(count_mov_reg_mem);
 844         *(cd->mcodeptr++) = 0x89;
 845         emit_membase32(cd, (basereg),(disp),(reg));
 846 }
 847
 848
 849 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 850 {
 851         COUNT(count_mov_mem_reg);
 852         *(cd->mcodeptr++) = 0x8b;
 853         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 854 }
 855
 856
 857 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 858 {
 859         COUNT(count_mov_reg_mem);
 860         *(cd->mcodeptr++) = 0x89;
 861         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 862 }
 863
 864
 865 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 866 {
 867         COUNT(count_mov_reg_mem);
 868         *(cd->mcodeptr++) = 0x66;
 869         *(cd->mcodeptr++) = 0x89;
 870         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 871 }
 872
 873
 874 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 875 {
 876         COUNT(count_mov_reg_mem);
 877         *(cd->mcodeptr++) = 0x88;
 878         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 879 }
 880
 881
 882 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 883 {
 884         COUNT(count_mov_reg_mem);
 885         *(cd->mcodeptr++) = 0x89;
 886         emit_mem((reg),(mem));
 887 }
 888
 889
 890 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 891 {
 892         COUNT(count_mov_mem_reg);
 893         *(cd->mcodeptr++) = 0x8b;
 894         emit_mem((dreg),(mem));
 895 }
 896
 897
 898 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 899 {
 900         *(cd->mcodeptr++) = 0xc7;
 901         emit_mem(0, mem);
 902         emit_imm32(imm);
 903 }
 904
 905
 906 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 907 {
 908         *(cd->mcodeptr++) = 0xc7;
 909         emit_membase(cd, (basereg),(disp),0);
 910         emit_imm32((imm));
 911 }
 912
 913
 914 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 915 {
 916         *(cd->mcodeptr++) = 0xc7;
 917         emit_membase32(cd, (basereg),(disp),0);
 918         emit_imm32((imm));
 919 }
 920
 921
 922 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 923 {
 924         *(cd->mcodeptr++) = 0xc6;
 925         emit_membase(cd, (basereg),(disp),0);
 926         emit_imm8((imm));
 927 }
 928
 929
 930 void emit_movsbl_reg_reg(codegendata *cd, s4 a, s4 b)
 931 {
 932         assert(a < 4);                     /* Can only operate on al, bl, cl, dl. */
 933         *(cd->mcodeptr++) = 0x0f;
 934         *(cd->mcodeptr++) = 0xbe;
 935         emit_reg((b),(a));
 936 }
 937
 938
 939 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 940 {
 941         COUNT(count_mov_mem_reg);
 942         *(cd->mcodeptr++) = 0x0f;
 943         *(cd->mcodeptr++) = 0xbe;
 944         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 945 }
 946
 947
 948 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
 949 {
 950         *(cd->mcodeptr++) = 0x0f;
 951         *(cd->mcodeptr++) = 0xbf;
 952         emit_reg((b),(a));
 953 }
 954
 955
 956 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 957 {
 958         COUNT(count_mov_mem_reg);
 959         *(cd->mcodeptr++) = 0x0f;
 960         *(cd->mcodeptr++) = 0xbf;
 961         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 962 }
 963
 964
 965 void emit_movzbl_reg_reg(codegendata *cd, s4 a, s4 b)
 966 {
 967         assert(a < 4);                     /* Can only operate on al, bl, cl, dl. */
 968         *(cd->mcodeptr++) = 0x0f;
 969         *(cd->mcodeptr++) = 0xb6;
 970         emit_reg((b),(a));
 971 }
 972
 973
 974 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
 975 {
 976         *(cd->mcodeptr++) = 0x0f;
 977         *(cd->mcodeptr++) = 0xb7;
 978         emit_reg((b),(a));
 979 }
 980
 981
 982 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 983 {
 984         COUNT(count_mov_mem_reg);
 985         *(cd->mcodeptr++) = 0x0f;
 986         *(cd->mcodeptr++) = 0xb7;
 987         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 988 }
 989
 990
 991 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 992 {
 993         *(cd->mcodeptr++) = 0xc7;
 994         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 995         emit_imm32((imm));
 996 }
 997
 998
 999 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1000 {
1001         *(cd->mcodeptr++) = 0x66;
1002         *(cd->mcodeptr++) = 0xc7;
1003         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1004         emit_imm16((imm));
1005 }
1006
1007
1008 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1009 {
1010         *(cd->mcodeptr++) = 0xc6;
1011         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1012         emit_imm8((imm));
1013 }
1014
1015
1016 /*
1017  * alu operations
1018  */
1019 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1020 {
1021         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1022         emit_reg((reg),(dreg));
1023 }
1024
1025
1026 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
1027 {
1028         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1029         emit_membase(cd, (basereg),(disp),(reg));
1030 }
1031
1032
1033 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
1034 {
1035         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1036         emit_membase(cd, (basereg),(disp),(reg));
1037 }
1038
1039
1040 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1041 {
1042         if (IS_IMM8(imm)) {
1043                 *(cd->mcodeptr++) = 0x83;
1044                 emit_reg((opc),(dreg));
1045                 emit_imm8((imm));
1046         } else {
1047                 *(cd->mcodeptr++) = 0x81;
1048                 emit_reg((opc),(dreg));
1049                 emit_imm32((imm));
1050         }
1051 }
1052
1053
1054 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1055 {
1056         *(cd->mcodeptr++) = 0x81;
1057         emit_reg((opc),(dreg));
1058         emit_imm32((imm));
1059 }
1060
1061
1062 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1063 {
1064         if (IS_IMM8(imm)) {
1065                 *(cd->mcodeptr++) = 0x83;
1066                 emit_membase(cd, (basereg),(disp),(opc));
1067                 emit_imm8((imm));
1068         } else {
1069                 *(cd->mcodeptr++) = 0x81;
1070                 emit_membase(cd, (basereg),(disp),(opc));
1071                 emit_imm32((imm));
1072         }
1073 }
1074
1075
1076 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1077 {
1078         if (IS_IMM8(imm)) {
1079                 *(cd->mcodeptr++) = 0x83;
1080                 emit_mem(opc, disp);
1081                 emit_imm8((imm));
1082         } else {
1083                 *(cd->mcodeptr++) = 0x81;
1084                 emit_mem(opc, disp);
1085                 emit_imm32((imm));
1086         }
1087 }
1088
1089
1090 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1091 {
1092         *(cd->mcodeptr++) = 0x85;
1093         emit_reg((reg),(dreg));
1094 }
1095
1096
1097 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1098 {
1099         *(cd->mcodeptr++) = 0xf7;
1100         emit_reg(0,(reg));
1101         emit_imm32((imm));
1102 }
1103
1104
1105
1106 /*
1107  * inc, dec operations
1108  */
1109 void emit_dec_mem(codegendata *cd, s4 mem)
1110 {
1111         *(cd->mcodeptr++) = 0xff;
1112         emit_mem(1,(mem));
1113 }
1114
1115
1116 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1117 {
1118         *(cd->mcodeptr++) = 0x0f;
1119         *(cd->mcodeptr++) = 0xaf;
1120         emit_reg((dreg),(reg));
1121 }
1122
1123
1124 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1125 {
1126         *(cd->mcodeptr++) = 0x0f;
1127         *(cd->mcodeptr++) = 0xaf;
1128         emit_membase(cd, (basereg),(disp),(dreg));
1129 }
1130
1131
1132 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1133 {
1134         if (IS_IMM8((imm))) {
1135                 *(cd->mcodeptr++) = 0x6b;
1136                 emit_reg(0,(dreg));
1137                 emit_imm8((imm));
1138         } else {
1139                 *(cd->mcodeptr++) = 0x69;
1140                 emit_reg(0,(dreg));
1141                 emit_imm32((imm));
1142         }
1143 }
1144
1145
1146 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1147 {
1148         if (IS_IMM8((imm))) {
1149                 *(cd->mcodeptr++) = 0x6b;
1150                 emit_reg((dreg),(reg));
1151                 emit_imm8((imm));
1152         } else {
1153                 *(cd->mcodeptr++) = 0x69;
1154                 emit_reg((dreg),(reg));
1155                 emit_imm32((imm));
1156         }
1157 }
1158
1159
1160 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1161 {
1162         if (IS_IMM8((imm))) {
1163                 *(cd->mcodeptr++) = 0x6b;
1164                 emit_membase(cd, (basereg),(disp),(dreg));
1165                 emit_imm8((imm));
1166         } else {
1167                 *(cd->mcodeptr++) = 0x69;
1168                 emit_membase(cd, (basereg),(disp),(dreg));
1169                 emit_imm32((imm));
1170         }
1171 }
1172
1173
1174 void emit_mul_reg(codegendata *cd, s4 reg)
1175 {
1176         *(cd->mcodeptr++) = 0xf7;
1177         emit_reg(4, reg);
1178 }
1179
1180
1181 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1182 {
1183         *(cd->mcodeptr++) = 0xf7;
1184         emit_membase(cd, (basereg),(disp),4);
1185 }
1186
1187
1188 void emit_idiv_reg(codegendata *cd, s4 reg)
1189 {
1190         *(cd->mcodeptr++) = 0xf7;
1191         emit_reg(7,(reg));
1192 }
1193
1194
1195
1196 /*
1197  * shift ops
1198  */
1199 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1200 {
1201         *(cd->mcodeptr++) = 0xd3;
1202         emit_reg((opc),(reg));
1203 }
1204
1205
1206 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1207 {
1208         if ((imm) == 1) {
1209                 *(cd->mcodeptr++) = 0xd1;
1210                 emit_reg((opc),(dreg));
1211         } else {
1212                 *(cd->mcodeptr++) = 0xc1;
1213                 emit_reg((opc),(dreg));
1214                 emit_imm8((imm));
1215         }
1216 }
1217
1218
1219 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1220 {
1221         *(cd->mcodeptr++) = 0x0f;
1222         *(cd->mcodeptr++) = 0xa5;
1223         emit_reg((reg),(dreg));
1224 }
1225
1226
1227 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1228 {
1229         *(cd->mcodeptr++) = 0x0f;
1230         *(cd->mcodeptr++) = 0xa4;
1231         emit_reg((reg),(dreg));
1232         emit_imm8((imm));
1233 }
1234
1235
1236 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1237 {
1238         *(cd->mcodeptr++) = 0x0f;
1239         *(cd->mcodeptr++) = 0xa5;
1240         emit_membase(cd, (basereg),(disp),(reg));
1241 }
1242
1243
1244 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1245 {
1246         *(cd->mcodeptr++) = 0x0f;
1247         *(cd->mcodeptr++) = 0xad;
1248         emit_reg((reg),(dreg));
1249 }
1250
1251
1252 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1253 {
1254         *(cd->mcodeptr++) = 0x0f;
1255         *(cd->mcodeptr++) = 0xac;
1256         emit_reg((reg),(dreg));
1257         emit_imm8((imm));
1258 }
1259
1260
1261 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1262 {
1263         *(cd->mcodeptr++) = 0x0f;
1264         *(cd->mcodeptr++) = 0xad;
1265         emit_membase(cd, (basereg),(disp),(reg));
1266 }
1267
1268
1269
1270 /*
1271  * jump operations
1272  */
1273 void emit_jmp_imm(codegendata *cd, s4 imm)
1274 {
1275         *(cd->mcodeptr++) = 0xe9;
1276         emit_imm32((imm));
1277 }
1278
1279
1280 void emit_jmp_reg(codegendata *cd, s4 reg)
1281 {
1282         *(cd->mcodeptr++) = 0xff;
1283         emit_reg(4,(reg));
1284 }
1285
1286
1287 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1288 {
1289         *(cd->mcodeptr++) = 0x0f;
1290         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1291         emit_imm32((imm));
1292 }
1293
1294
1295
1296 /*
1297  * conditional set operations
1298  */
1299 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1300 {
1301         *(cd->mcodeptr++) = 0x0f;
1302         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1303         emit_reg(0,(reg));
1304 }
1305
1306
1307 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1308 {
1309         *(cd->mcodeptr++) = 0x0f;
1310         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1311         emit_membase(cd, (basereg),(disp),0);
1312 }
1313
1314
1315 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1316 {
1317         *(cd->mcodeptr++) = 0x0f;
1318         *(cd->mcodeptr++) = 0xc1;
1319         emit_mem((reg),(mem));
1320 }
1321
1322
1323 void emit_neg_reg(codegendata *cd, s4 reg)
1324 {
1325         *(cd->mcodeptr++) = 0xf7;
1326         emit_reg(3,(reg));
1327 }
1328
1329
1330
1331 void emit_push_imm(codegendata *cd, s4 imm)
1332 {
1333         *(cd->mcodeptr++) = 0x68;
1334         emit_imm32((imm));
1335 }
1336
1337
1338 void emit_pop_reg(codegendata *cd, s4 reg)
1339 {
1340         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1341 }
1342
1343
1344 void emit_push_reg(codegendata *cd, s4 reg)
1345 {
1346         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1347 }
1348
1349
1350 void emit_lock(codegendata *cd)
1351 {
1352         *(cd->mcodeptr++) = 0xf0;
1353 }
1354
1355
1356 /*
1357  * call instructions
1358  */
1359 void emit_call_reg(codegendata *cd, s4 reg)
1360 {
1361         *(cd->mcodeptr++) = 0xff;
1362         emit_reg(2,(reg));
1363 }
1364
1365
1366 void emit_call_imm(codegendata *cd, s4 imm)
1367 {
1368         *(cd->mcodeptr++) = 0xe8;
1369         emit_imm32((imm));
1370 }
1371
1372
1373
1374 /*
1375  * floating point instructions
1376  */
1377 void emit_fld1(codegendata *cd)
1378 {
1379         *(cd->mcodeptr++) = 0xd9;
1380         *(cd->mcodeptr++) = 0xe8;
1381 }
1382
1383
1384 void emit_fldz(codegendata *cd)
1385 {
1386         *(cd->mcodeptr++) = 0xd9;
1387         *(cd->mcodeptr++) = 0xee;
1388 }
1389
1390
1391 void emit_fld_reg(codegendata *cd, s4 reg)
1392 {
1393         *(cd->mcodeptr++) = 0xd9;
1394         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1395 }
1396
1397
1398 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1399 {
1400         *(cd->mcodeptr++) = 0xd9;
1401         emit_membase(cd, (basereg),(disp),0);
1402 }
1403
1404
1405 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1406 {
1407         *(cd->mcodeptr++) = 0xd9;
1408         emit_membase32(cd, (basereg),(disp),0);
1409 }
1410
1411
1412 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1413 {
1414         *(cd->mcodeptr++) = 0xdd;
1415         emit_membase(cd, (basereg),(disp),0);
1416 }
1417
1418
1419 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1420 {
1421         *(cd->mcodeptr++) = 0xdd;
1422         emit_membase32(cd, (basereg),(disp),0);
1423 }
1424
1425
1426 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1427 {
1428         *(cd->mcodeptr++) = 0xdb;
1429         emit_membase(cd, (basereg),(disp),5);
1430 }
1431
1432
1433 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1434 {
1435         *(cd->mcodeptr++) = 0xd9;
1436         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1437 }
1438
1439
1440 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1441 {
1442         *(cd->mcodeptr++) = 0xdd;
1443         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1444 }
1445
1446
1447 void emit_flds_mem(codegendata *cd, s4 mem)
1448 {
1449         *(cd->mcodeptr++) = 0xd9;
1450         emit_mem(0,(mem));
1451 }
1452
1453
1454 void emit_fldl_mem(codegendata *cd, s4 mem)
1455 {
1456         *(cd->mcodeptr++) = 0xdd;
1457         emit_mem(0,(mem));
1458 }
1459
1460
1461 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1462 {
1463         *(cd->mcodeptr++) = 0xdb;
1464         emit_membase(cd, (basereg),(disp),0);
1465 }
1466
1467
1468 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1469 {
1470         *(cd->mcodeptr++) = 0xdf;
1471         emit_membase(cd, (basereg),(disp),5);
1472 }
1473
1474
1475 void emit_fst_reg(codegendata *cd, s4 reg)
1476 {
1477         *(cd->mcodeptr++) = 0xdd;
1478         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1479 }
1480
1481
1482 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1483 {
1484         *(cd->mcodeptr++) = 0xd9;
1485         emit_membase(cd, (basereg),(disp),2);
1486 }
1487
1488
1489 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1490 {
1491         *(cd->mcodeptr++) = 0xdd;
1492         emit_membase(cd, (basereg),(disp),2);
1493 }
1494
1495
1496 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1497 {
1498         *(cd->mcodeptr++) = 0xd9;
1499         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1500 }
1501
1502
1503 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1504 {
1505         *(cd->mcodeptr++) = 0xdd;
1506         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1507 }
1508
1509
1510 void emit_fstp_reg(codegendata *cd, s4 reg)
1511 {
1512         *(cd->mcodeptr++) = 0xdd;
1513         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1514 }
1515
1516
1517 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1518 {
1519         *(cd->mcodeptr++) = 0xd9;
1520         emit_membase(cd, (basereg),(disp),3);
1521 }
1522
1523
1524 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1525 {
1526         *(cd->mcodeptr++) = 0xd9;
1527         emit_membase32(cd, (basereg),(disp),3);
1528 }
1529
1530
1531 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1532 {
1533         *(cd->mcodeptr++) = 0xdd;
1534         emit_membase(cd, (basereg),(disp),3);
1535 }
1536
1537
1538 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1539 {
1540         *(cd->mcodeptr++) = 0xdd;
1541         emit_membase32(cd, (basereg),(disp),3);
1542 }
1543
1544
1545 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1546 {
1547         *(cd->mcodeptr++) = 0xdb;
1548         emit_membase(cd, (basereg),(disp),7);
1549 }
1550
1551
1552 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1553 {
1554         *(cd->mcodeptr++) = 0xd9;
1555         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1556 }
1557
1558
1559 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1560 {
1561         *(cd->mcodeptr++) = 0xdd;
1562         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1563 }
1564
1565
1566 void emit_fstps_mem(codegendata *cd, s4 mem)
1567 {
1568         *(cd->mcodeptr++) = 0xd9;
1569         emit_mem(3,(mem));
1570 }
1571
1572
1573 void emit_fstpl_mem(codegendata *cd, s4 mem)
1574 {
1575         *(cd->mcodeptr++) = 0xdd;
1576         emit_mem(3,(mem));
1577 }
1578
1579
1580 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1581 {
1582         *(cd->mcodeptr++) = 0xdb;
1583         emit_membase(cd, (basereg),(disp),2);
1584 }
1585
1586
1587 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1588 {
1589         *(cd->mcodeptr++) = 0xdb;
1590         emit_membase(cd, (basereg),(disp),3);
1591 }
1592
1593
1594 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1595 {
1596         *(cd->mcodeptr++) = 0xdf;
1597         emit_membase(cd, (basereg),(disp),7);
1598 }
1599
1600
1601 void emit_fchs(codegendata *cd)
1602 {
1603         *(cd->mcodeptr++) = 0xd9;
1604         *(cd->mcodeptr++) = 0xe0;
1605 }
1606
1607
1608 void emit_faddp(codegendata *cd)
1609 {
1610         *(cd->mcodeptr++) = 0xde;
1611         *(cd->mcodeptr++) = 0xc1;
1612 }
1613
1614
1615 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1616 {
1617         *(cd->mcodeptr++) = 0xd8;
1618         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1619 }
1620
1621
1622 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1623 {
1624         *(cd->mcodeptr++) = 0xdc;
1625         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1626 }
1627
1628
1629 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1630 {
1631         *(cd->mcodeptr++) = 0xde;
1632         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1633 }
1634
1635
1636 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1637 {
1638         *(cd->mcodeptr++) = 0xd8;
1639         emit_membase(cd, (basereg),(disp),0);
1640 }
1641
1642
1643 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1644 {
1645         *(cd->mcodeptr++) = 0xdc;
1646         emit_membase(cd, (basereg),(disp),0);
1647 }
1648
1649
1650 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1651 {
1652         *(cd->mcodeptr++) = 0xd8;
1653         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1654 }
1655
1656
1657 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1658 {
1659         *(cd->mcodeptr++) = 0xdc;
1660         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1661 }
1662
1663
1664 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1665 {
1666         *(cd->mcodeptr++) = 0xde;
1667         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1668 }
1669
1670
1671 void emit_fsubp(codegendata *cd)
1672 {
1673         *(cd->mcodeptr++) = 0xde;
1674         *(cd->mcodeptr++) = 0xe9;
1675 }
1676
1677
1678 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1679 {
1680         *(cd->mcodeptr++) = 0xd8;
1681         emit_membase(cd, (basereg),(disp),4);
1682 }
1683
1684
1685 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1686 {
1687         *(cd->mcodeptr++) = 0xdc;
1688         emit_membase(cd, (basereg),(disp),4);
1689 }
1690
1691
1692 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1693 {
1694         *(cd->mcodeptr++) = 0xd8;
1695         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1696 }
1697
1698
1699 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1700 {
1701         *(cd->mcodeptr++) = 0xdc;
1702         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1703 }
1704
1705
1706 void emit_fmulp(codegendata *cd)
1707 {
1708         *(cd->mcodeptr++) = 0xde;
1709         *(cd->mcodeptr++) = 0xc9;
1710 }
1711
1712
1713 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1714 {
1715         *(cd->mcodeptr++) = 0xde;
1716         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1717 }
1718
1719
1720 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1721 {
1722         *(cd->mcodeptr++) = 0xd8;
1723         emit_membase(cd, (basereg),(disp),1);
1724 }
1725
1726
1727 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1728 {
1729         *(cd->mcodeptr++) = 0xdc;
1730         emit_membase(cd, (basereg),(disp),1);
1731 }
1732
1733
1734 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1735 {
1736         *(cd->mcodeptr++) = 0xd8;
1737         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1738 }
1739
1740
1741 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1742 {
1743         *(cd->mcodeptr++) = 0xdc;
1744         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1745 }
1746
1747
1748 void emit_fdivp(codegendata *cd)
1749 {
1750         *(cd->mcodeptr++) = 0xde;
1751         *(cd->mcodeptr++) = 0xf9;
1752 }
1753
1754
1755 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1756 {
1757         *(cd->mcodeptr++) = 0xde;
1758         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1759 }
1760
1761
1762 void emit_fxch(codegendata *cd)
1763 {
1764         *(cd->mcodeptr++) = 0xd9;
1765         *(cd->mcodeptr++) = 0xc9;
1766 }
1767
1768
1769 void emit_fxch_reg(codegendata *cd, s4 reg)
1770 {
1771         *(cd->mcodeptr++) = 0xd9;
1772         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1773 }
1774
1775
1776 void emit_fprem(codegendata *cd)
1777 {
1778         *(cd->mcodeptr++) = 0xd9;
1779         *(cd->mcodeptr++) = 0xf8;
1780 }
1781
1782
1783 void emit_fprem1(codegendata *cd)
1784 {
1785         *(cd->mcodeptr++) = 0xd9;
1786         *(cd->mcodeptr++) = 0xf5;
1787 }
1788
1789
1790 void emit_fucom(codegendata *cd)
1791 {
1792         *(cd->mcodeptr++) = 0xdd;
1793         *(cd->mcodeptr++) = 0xe1;
1794 }
1795
1796
1797 void emit_fucom_reg(codegendata *cd, s4 reg)
1798 {
1799         *(cd->mcodeptr++) = 0xdd;
1800         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1801 }
1802
1803
1804 void emit_fucomp_reg(codegendata *cd, s4 reg)
1805 {
1806         *(cd->mcodeptr++) = 0xdd;
1807         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1808 }
1809
1810
1811 void emit_fucompp(codegendata *cd)
1812 {
1813         *(cd->mcodeptr++) = 0xda;
1814         *(cd->mcodeptr++) = 0xe9;
1815 }
1816
1817
1818 void emit_fnstsw(codegendata *cd)
1819 {
1820         *(cd->mcodeptr++) = 0xdf;
1821         *(cd->mcodeptr++) = 0xe0;
1822 }
1823
1824
1825 void emit_sahf(codegendata *cd)
1826 {
1827         *(cd->mcodeptr++) = 0x9e;
1828 }
1829
1830
1831 void emit_finit(codegendata *cd)
1832 {
1833         *(cd->mcodeptr++) = 0x9b;
1834         *(cd->mcodeptr++) = 0xdb;
1835         *(cd->mcodeptr++) = 0xe3;
1836 }
1837
1838
1839 void emit_fldcw_mem(codegendata *cd, s4 mem)
1840 {
1841         *(cd->mcodeptr++) = 0xd9;
1842         emit_mem(5,(mem));
1843 }
1844
1845
1846 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1847 {
1848         *(cd->mcodeptr++) = 0xd9;
1849         emit_membase(cd, (basereg),(disp),5);
1850 }
1851
1852
1853 void emit_wait(codegendata *cd)
1854 {
1855         *(cd->mcodeptr++) = 0x9b;
1856 }
1857
1858
1859 void emit_ffree_reg(codegendata *cd, s4 reg)
1860 {
1861         *(cd->mcodeptr++) = 0xdd;
1862         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1863 }
1864
1865
1866 void emit_fdecstp(codegendata *cd)
1867 {
1868         *(cd->mcodeptr++) = 0xd9;
1869         *(cd->mcodeptr++) = 0xf6;
1870 }
1871
1872
1873 void emit_fincstp(codegendata *cd)
1874 {
1875         *(cd->mcodeptr++) = 0xd9;
1876         *(cd->mcodeptr++) = 0xf7;
1877 }
1878
1879 #if defined(ENABLE_ESCAPE_CHECK)
1880 void emit_escape_check(codegendata *cd, s4 reg) {
1881         M_PUSH(reg);
1882         M_MOV_IMM(asm_escape_check, REG_ITMP3);
1883         M_CALL(REG_ITMP3);
1884         M_IADD_IMM(4, REG_SP);
1885 }
1886 #endif
1887
1888 /*
1889  * These are local overrides for various environment variables in Emacs.
1890  * Please do not remove this and leave it at the end of the file, where
1891  * Emacs will automagically detect them.
1892  * ---------------------------------------------------------------------
1893  * Local variables:
1894  * mode: c
1895  * indent-tabs-mode: t
1896  * c-basic-offset: 4
1897  * tab-width: 4
1898  * End:
1899  */