src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    $Id: emit.c 7766 2007-04-19 13:24:48Z michi $
  26
  27 */
  28
  29
  30 #include "config.h"
  31
  32 #include <assert.h>
  33
  34 #include "vm/types.h"
  35
  36 #include "vm/jit/i386/codegen.h"
  37 #include "vm/jit/i386/emit.h"
  38 #include "vm/jit/i386/md-abi.h"
  39
  40 #include "mm/memory.h"
  41
  42 #if defined(ENABLE_THREADS)
  43 # include "threads/native/lock.h"
  44 #endif
  45
  46 #include "vm/builtin.h"
  47 #include "vm/exceptions.h"
  48
  49 #include "vm/jit/asmpart.h"
  50 #include "vm/jit/dseg.h"
  51 #include "vm/jit/emit-common.h"
  52 #include "vm/jit/jit.h"
  53 #include "vm/jit/replace.h"
  54
  55 #include "vmcore/options.h"
  56 #include "vmcore/statistics.h"
  57
  58
  59 /* emit_load ******************************************************************
  60
  61    Emits a possible load of an operand.
  62
  63 *******************************************************************************/
  64
  65 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  66 {
  67         codegendata  *cd;
  68         s4            disp;
  69         s4            reg;
  70
  71         /* get required compiler data */
  72
  73         cd = jd->cd;
  74
  75         if (IS_INMEMORY(src->flags)) {
  76                 COUNT_SPILLS;
  77
  78                 disp = src->vv.regoff * 4;
  79
  80                 switch (src->type) {
  81                 case TYPE_INT:
  82                 case TYPE_ADR:
  83                         M_ILD(tempreg, REG_SP, disp);
  84                         break;
  85                 case TYPE_LNG:
  86                         M_LLD(tempreg, REG_SP, disp);
  87                         break;
  88                 case TYPE_FLT:
  89                         M_FLD(tempreg, REG_SP, disp);
  90                         break;
  91                 case TYPE_DBL:
  92                         M_DLD(tempreg, REG_SP, disp);
  93                         break;
  94                 default:
  95                         vm_abort("emit_load: unknown type %d", src->type);
  96                 }
  97
  98                 reg = tempreg;
  99         }
 100         else
 101                 reg = src->vv.regoff;
 102
 103         return reg;
 104 }
 105
 106
 107 /* emit_load_low ************************************************************
 108
 109    Emits a possible load of the low 32-bits of an operand.
 110
 111 *******************************************************************************/
 112
 113 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 114 {
 115         codegendata  *cd;
 116         s4            disp;
 117         s4            reg;
 118
 119         assert(src->type == TYPE_LNG);
 120
 121         /* get required compiler data */
 122
 123         cd = jd->cd;
 124
 125
 126         if (IS_INMEMORY(src->flags)) {
 127                 COUNT_SPILLS;
 128
 129                 disp = src->vv.regoff * 4;
 130
 131                 M_ILD(tempreg, REG_SP, disp);
 132
 133                 reg = tempreg;
 134         }
 135         else
 136                 reg = GET_LOW_REG(src->vv.regoff);
 137
 138         return reg;
 139 }
 140
 141
 142 /* emit_load_high ***********************************************************
 143
 144    Emits a possible load of the high 32-bits of an operand.
 145
 146 *******************************************************************************/
 147
 148 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 149 {
 150         codegendata  *cd;
 151         s4            disp;
 152         s4            reg;
 153
 154         /* get required compiler data */
 155
 156         assert(src->type == TYPE_LNG);
 157
 158         cd = jd->cd;
 159
 160         if (IS_INMEMORY(src->flags)) {
 161                 COUNT_SPILLS;
 162
 163                 disp = src->vv.regoff * 4;
 164
 165                 M_ILD(tempreg, REG_SP, disp + 4);
 166
 167                 reg = tempreg;
 168         }
 169         else
 170                 reg = GET_HIGH_REG(src->vv.regoff);
 171
 172         return reg;
 173 }
 174
 175
 176 /* emit_store ******************************************************************
 177
 178    Emits a possible store of the destination operand.
 179
 180 *******************************************************************************/
 181
 182 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 183 {
 184         codegendata  *cd;
 185         s4            disp;
 186
 187         /* get required compiler data */
 188
 189         cd = jd->cd;
 190
 191         if (IS_INMEMORY(dst->flags)) {
 192                 COUNT_SPILLS;
 193
 194                 disp = dst->vv.regoff * 4;
 195
 196                 switch (dst->type) {
 197                 case TYPE_INT:
 198                 case TYPE_ADR:
 199                         M_IST(d, REG_SP, disp);
 200                         break;
 201                 case TYPE_LNG:
 202                         M_LST(d, REG_SP, disp);
 203                         break;
 204                 case TYPE_FLT:
 205                         M_FST(d, REG_SP, disp);
 206                         break;
 207                 case TYPE_DBL:
 208                         M_DST(d, REG_SP, disp);
 209                         break;
 210                 default:
 211                         vm_abort("emit_store: unknown type %d", dst->type);
 212                 }
 213         }
 214 }
 215
 216
 217 /* emit_store_low **************************************************************
 218
 219    Emits a possible store of the low 32-bits of the destination
 220    operand.
 221
 222 *******************************************************************************/
 223
 224 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 225 {
 226         codegendata  *cd;
 227
 228         assert(dst->type == TYPE_LNG);
 229
 230         /* get required compiler data */
 231
 232         cd = jd->cd;
 233
 234         if (IS_INMEMORY(dst->flags)) {
 235                 COUNT_SPILLS;
 236                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff * 4);
 237         }
 238 }
 239
 240
 241 /* emit_store_high *************************************************************
 242
 243    Emits a possible store of the high 32-bits of the destination
 244    operand.
 245
 246 *******************************************************************************/
 247
 248 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 249 {
 250         codegendata  *cd;
 251
 252         assert(dst->type == TYPE_LNG);
 253
 254         /* get required compiler data */
 255
 256         cd = jd->cd;
 257
 258         if (IS_INMEMORY(dst->flags)) {
 259                 COUNT_SPILLS;
 260                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff * 4 + 4);
 261         }
 262 }
 263
 264
 265 /* emit_copy *******************************************************************
 266
 267    Generates a register/memory to register/memory copy.
 268
 269 *******************************************************************************/
 270
 271 void emit_copy(jitdata *jd, instruction *iptr)
 272 {
 273         codegendata *cd;
 274         varinfo     *src;
 275         varinfo     *dst;
 276         s4           s1, d;
 277
 278         /* get required compiler data */
 279
 280         cd = jd->cd;
 281
 282         /* get source and destination variables */
 283
 284         src = VAROP(iptr->s1);
 285         dst = VAROP(iptr->dst);
 286
 287         if ((src->vv.regoff != dst->vv.regoff) ||
 288                 ((src->flags ^ dst->flags) & INMEMORY)) {
 289
 290                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 291                         /* emit nothing, as the value won't be used anyway */
 292                         return;
 293                 }
 294
 295                 /* If one of the variables resides in memory, we can eliminate
 296                    the register move from/to the temporary register with the
 297                    order of getting the destination register and the load. */
 298
 299                 if (IS_INMEMORY(src->flags)) {
 300                         if (IS_LNG_TYPE(src->type))
 301                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 302                         else
 303                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 304
 305                         s1 = emit_load(jd, iptr, src, d);
 306                 }
 307                 else {
 308                         if (IS_LNG_TYPE(src->type))
 309                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 310                         else
 311                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 312
 313                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 314                 }
 315
 316                 if (s1 != d) {
 317                         switch (src->type) {
 318                         case TYPE_INT:
 319                         case TYPE_ADR:
 320                                 M_MOV(s1, d);
 321                                 break;
 322                         case TYPE_LNG:
 323                                 M_LNGMOVE(s1, d);
 324                                 break;
 325                         case TYPE_FLT:
 326                         case TYPE_DBL:
 327 /*                              M_FMOV(s1, d); */
 328                                 break;
 329                         default:
 330                                 vm_abort("emit_copy: unknown type %d", src->type);
 331                         }
 332                 }
 333
 334                 emit_store(jd, iptr, dst, d);
 335         }
 336 }
 337
 338
 339 /* emit_branch *****************************************************************
 340
 341    Emits the code for conditional and unconditional branchs.
 342
 343 *******************************************************************************/
 344
 345 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 346 {
 347         s4 branchdisp;
 348
 349         /* ATTENTION: a displacement overflow cannot happen */
 350
 351         /* check which branch to generate */
 352
 353         if (condition == BRANCH_UNCONDITIONAL) {
 354
 355                 /* calculate the different displacements */
 356
 357                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 358
 359                 M_JMP_IMM(branchdisp);
 360         }
 361         else {
 362                 /* calculate the different displacements */
 363
 364                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 365
 366                 switch (condition) {
 367                 case BRANCH_EQ:
 368                         M_BEQ(branchdisp);
 369                         break;
 370                 case BRANCH_NE:
 371                         M_BNE(branchdisp);
 372                         break;
 373                 case BRANCH_LT:
 374                         M_BLT(branchdisp);
 375                         break;
 376                 case BRANCH_GE:
 377                         M_BGE(branchdisp);
 378                         break;
 379                 case BRANCH_GT:
 380                         M_BGT(branchdisp);
 381                         break;
 382                 case BRANCH_LE:
 383                         M_BLE(branchdisp);
 384                         break;
 385                 case BRANCH_ULT:
 386                         M_BB(branchdisp);
 387                         break;
 388                 case BRANCH_ULE:
 389                         M_BBE(branchdisp);
 390                         break;
 391                 case BRANCH_UGE:
 392                         M_BAE(branchdisp);
 393                         break;
 394                 case BRANCH_UGT:
 395                         M_BA(branchdisp);
 396                         break;
 397                 default:
 398                         vm_abort("emit_branch: unknown condition %d", condition);
 399                 }
 400         }
 401 }
 402
 403
 404 /* emit_arithmetic_check *******************************************************
 405
 406    Emit an ArithmeticException check.
 407
 408 *******************************************************************************/
 409
 410 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 411 {
 412         if (INSTRUCTION_MUST_CHECK(iptr)) {
 413                 M_TEST(reg);
 414                 M_BNE(6);
 415                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_ARITHMETIC);
 416         }
 417 }
 418
 419
 420 /* emit_arrayindexoutofbounds_check ********************************************
 421
 422    Emit a ArrayIndexOutOfBoundsException check.
 423
 424 *******************************************************************************/
 425
 426 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 427 {
 428         if (INSTRUCTION_MUST_CHECK(iptr)) {
 429         M_ILD(REG_ITMP3, s1, OFFSET(java_arrayheader, size));
 430         M_CMP(REG_ITMP3, s2);
 431         M_BB(6);
 432                 M_ALD_MEM(s2, EXCEPTION_HARDWARE_ARRAYINDEXOUTOFBOUNDS);
 433         }
 434 }
 435
 436
 437 /* emit_classcast_check ********************************************************
 438
 439    Emit a ClassCastException check.
 440
 441 *******************************************************************************/
 442
 443 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 444 {
 445         if (INSTRUCTION_MUST_CHECK(iptr)) {
 446                 switch (condition) {
 447                 case BRANCH_LE:
 448                         M_BGT(6);
 449                         break;
 450                 case BRANCH_EQ:
 451                         M_BNE(6);
 452                         break;
 453                 case BRANCH_ULE:
 454                         M_BBE(6);
 455                         break;
 456                 default:
 457                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 458                 }
 459                 M_ALD_MEM(s1, EXCEPTION_HARDWARE_CLASSCAST);
 460         }
 461 }
 462
 463
 464 /* emit_nullpointer_check ******************************************************
 465
 466    Emit a NullPointerException check.
 467
 468 *******************************************************************************/
 469
 470 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 471 {
 472         if (INSTRUCTION_MUST_CHECK(iptr)) {
 473                 M_TEST(reg);
 474                 M_BNE(6);
 475                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_NULLPOINTER);
 476         }
 477 }
 478
 479
 480 /* emit_exception_check ********************************************************
 481
 482    Emit an Exception check.
 483
 484 *******************************************************************************/
 485
 486 void emit_exception_check(codegendata *cd, instruction *iptr)
 487 {
 488         if (INSTRUCTION_MUST_CHECK(iptr)) {
 489                 M_TEST(REG_RESULT);
 490                 M_BNE(6);
 491                 M_ALD_MEM(REG_RESULT, EXCEPTION_HARDWARE_EXCEPTION);
 492         }
 493 }
 494
 495
 496 /* emit_patcher_stubs **********************************************************
 497
 498    Generates the code for the patcher stubs.
 499
 500 *******************************************************************************/
 501
 502 void emit_patcher_stubs(jitdata *jd)
 503 {
 504         codegendata *cd;
 505         patchref    *pref;
 506         u8           mcode;
 507         u1          *savedmcodeptr;
 508         u1          *tmpmcodeptr;
 509         s4           targetdisp;
 510         s4           disp;
 511
 512         /* get required compiler data */
 513
 514         cd = jd->cd;
 515
 516         /* generate code patching stub call code */
 517
 518         targetdisp = 0;
 519
 520         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 521                 /* check code segment size */
 522
 523                 MCODECHECK(512);
 524
 525                 /* Get machine code which is patched back in later. A
 526                    `call rel32' is 5 bytes long. */
 527
 528                 savedmcodeptr = cd->mcodebase + pref->branchpos;
 529                 mcode = *((u8 *) savedmcodeptr);
 530
 531                 /* patch in `call rel32' to call the following code */
 532
 533                 tmpmcodeptr  = cd->mcodeptr;    /* save current mcodeptr              */
 534                 cd->mcodeptr = savedmcodeptr;   /* set mcodeptr to patch position     */
 535
 536                 M_CALL_IMM(tmpmcodeptr - (savedmcodeptr + PATCHER_CALL_SIZE));
 537
 538                 cd->mcodeptr = tmpmcodeptr;     /* restore the current mcodeptr       */
 539
 540                 /* save REG_ITMP3 */
 541
 542                 M_PUSH(REG_ITMP3);
 543
 544                 /* move pointer to java_objectheader onto stack */
 545
 546 #if defined(ENABLE_THREADS)
 547                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 548                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 549                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 550
 551                 M_MOV_IMM(0, REG_ITMP3);
 552                 dseg_adddata(cd);
 553                 M_AADD_IMM(disp, REG_ITMP3);
 554                 M_PUSH(REG_ITMP3);
 555 #else
 556                 M_PUSH_IMM(0);
 557 #endif
 558
 559                 /* move machine code bytes and classinfo pointer into registers */
 560
 561                 M_PUSH_IMM(mcode >> 32);
 562                 M_PUSH_IMM(mcode);
 563                 M_PUSH_IMM(pref->ref);
 564                 M_PUSH_IMM(pref->patcher);
 565
 566                 if (targetdisp == 0) {
 567                         targetdisp = cd->mcodeptr - cd->mcodebase;
 568
 569                         M_MOV_IMM(asm_patcher_wrapper, REG_ITMP3);
 570                         M_JMP(REG_ITMP3);
 571                 }
 572                 else {
 573                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 574                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 575                 }
 576         }
 577 }
 578
 579
 580 /* emit_replacement_stubs ******************************************************
 581
 582    Generates the code for the replacement stubs.
 583
 584 *******************************************************************************/
 585
 586 #if defined(ENABLE_REPLACEMENT)
 587 void emit_replacement_stubs(jitdata *jd)
 588 {
 589         codegendata *cd;
 590         codeinfo    *code;
 591         rplpoint    *rplp;
 592         s4           disp;
 593         s4           i;
 594         s4           branchmpc;
 595         s4           outcode;
 596
 597         /* get required compiler data */
 598
 599         cd   = jd->cd;
 600         code = jd->code;
 601
 602         rplp = code->rplpoints;
 603
 604         /* store beginning of replacement stubs */
 605
 606         code->replacementstubs = (u1*) (cd->mcodeptr - cd->mcodebase);
 607
 608         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
 609                 /* do not generate stubs for non-trappable points */
 610
 611                 if (rplp->flags & RPLPOINT_FLAG_NOTRAP)
 612                         continue;
 613
 614                 /* check code segment size */
 615
 616                 MCODECHECK(512);
 617
 618                 /* note start of stub code */
 619
 620                 outcode = (s4) (cd->mcodeptr - cd->mcodebase);
 621
 622                 /* push address of `rplpoint` struct */
 623
 624                 M_PUSH_IMM(rplp);
 625
 626                 /* jump to replacement function */
 627
 628                 M_PUSH_IMM(asm_replacement_out);
 629                 M_RET;
 630
 631                 /* add jump reference for COUNTDOWN points */
 632
 633                 if (rplp->flags & RPLPOINT_FLAG_COUNTDOWN) {
 634
 635                         branchmpc = (s4)rplp->pc + (7 + 6);
 636
 637                         md_codegen_patch_branch(cd, branchmpc, (s4) outcode);
 638                 }
 639
 640                 assert(((cd->mcodeptr - cd->mcodebase) - outcode) == REPLACEMENT_STUB_SIZE);
 641         }
 642 }
 643 #endif /* defined(ENABLE_REPLACEMENT) */
 644
 645
 646 /* emit_verbosecall_enter ******************************************************
 647
 648    Generates the code for the call trace.
 649
 650 *******************************************************************************/
 651
 652 #if !defined(NDEBUG)
 653 void emit_verbosecall_enter(jitdata *jd)
 654 {
 655         methodinfo   *m;
 656         codegendata  *cd;
 657         registerdata *rd;
 658         methoddesc   *md;
 659         s4            disp;
 660         s4            i, t;
 661
 662         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 663                 return;
 664
 665         /* get required compiler data */
 666
 667         m  = jd->m;
 668         cd = jd->cd;
 669         rd = jd->rd;
 670
 671         md = m->parseddesc;
 672
 673         /* mark trace code */
 674
 675         M_NOP;
 676
 677         /* methodinfo* + arguments + return address */
 678
 679         disp = TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4 +
 680                 cd->stackframesize * 4 + 4;
 681
 682         M_ASUB_IMM(TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4, REG_SP);
 683
 684         /* save temporary registers for leaf methods */
 685
 686         for (i = 0; i < INT_TMP_CNT; i++)
 687                 M_IST(rd->tmpintregs[i], REG_SP, TRACE_ARGS_NUM * 8 + 4 + i * 4);
 688
 689         for (i = 0; i < md->paramcount && i < TRACE_ARGS_NUM; i++) {
 690                 t = md->paramtypes[i].type;
 691
 692                 if (IS_INT_LNG_TYPE(t)) {
 693                         if (IS_2_WORD_TYPE(t)) {
 694                                 M_LLD(REG_ITMP12_PACKED, REG_SP, disp);
 695                                 M_LST(REG_ITMP12_PACKED, REG_SP, i * 8);
 696                         }
 697                         else if (IS_ADR_TYPE(t)) {
 698                                 M_ALD(REG_ITMP1, REG_SP, disp);
 699                                 M_AST(REG_ITMP1, REG_SP, i * 8);
 700                                 M_IST_IMM(0, REG_SP, i * 8 + 4);
 701                         }
 702                         else {
 703                                 M_ILD(EAX, REG_SP, disp);
 704                                 emit_cltd(cd);
 705                                 M_LST(EAX_EDX_PACKED, REG_SP, i * 8);
 706                         }
 707                 }
 708                 else {
 709                         if (IS_2_WORD_TYPE(t)) {
 710                                 M_DLD(REG_NULL, REG_SP, disp);
 711                                 M_DST(REG_NULL, REG_SP, i * 8);
 712                         }
 713                         else {
 714                                 M_FLD(REG_NULL, REG_SP, disp);
 715                                 M_FST(REG_NULL, REG_SP, i * 8);
 716                                 M_IST_IMM(0, REG_SP, i * 8 + 4);
 717                         }
 718                 }
 719
 720                 disp += (IS_2_WORD_TYPE(t)) ? 8 : 4;
 721         }
 722
 723         M_AST_IMM(m, REG_SP, TRACE_ARGS_NUM * 8);
 724
 725         M_MOV_IMM(builtin_verbosecall_enter, REG_ITMP1);
 726         M_CALL(REG_ITMP1);
 727
 728         /* restore temporary registers for leaf methods */
 729
 730         for (i = 0; i < INT_TMP_CNT; i++)
 731                 M_ILD(rd->tmpintregs[i], REG_SP, TRACE_ARGS_NUM * 8 + 4 + i * 4);
 732
 733         M_AADD_IMM(TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4, REG_SP);
 734
 735         /* mark trace code */
 736
 737         M_NOP;
 738 }
 739 #endif /* !defined(NDEBUG) */
 740
 741
 742 /* emit_verbosecall_exit *******************************************************
 743
 744    Generates the code for the call trace.
 745
 746    void builtin_verbosecall_exit(s8 l, double d, float f, methodinfo *m);
 747
 748 *******************************************************************************/
 749
 750 #if !defined(NDEBUG)
 751 void emit_verbosecall_exit(jitdata *jd)
 752 {
 753         methodinfo   *m;
 754         codegendata  *cd;
 755         registerdata *rd;
 756
 757         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 758                 return;
 759
 760         /* get required compiler data */
 761
 762         m  = jd->m;
 763         cd = jd->cd;
 764         rd = jd->rd;
 765
 766         /* mark trace code */
 767
 768         M_NOP;
 769
 770         M_ASUB_IMM(8 + 8 + 4 + 4 + 8, REG_SP);  /* +8: keep stack 16-byte aligned */
 771
 772         M_LST(REG_RESULT_PACKED, REG_SP, 0 * 8);
 773
 774         M_DSTNP(REG_NULL, REG_SP, 1 * 8);
 775         M_FSTNP(REG_NULL, REG_SP, 2 * 8);
 776
 777         M_AST_IMM(m, REG_SP, 2 * 8 + 1 * 4);
 778
 779         M_MOV_IMM(builtin_verbosecall_exit, REG_ITMP1);
 780         M_CALL(REG_ITMP1);
 781
 782         M_LLD(REG_RESULT_PACKED, REG_SP, 0 * 4);
 783
 784         M_AADD_IMM(8 + 8 + 4 + 4 + 8, REG_SP);
 785
 786         /* mark trace code */
 787
 788         M_NOP;
 789 }
 790 #endif /* !defined(NDEBUG) */
 791
 792
 793 /* code generation functions **************************************************/
 794
 795 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 796 {
 797         if (basereg == ESP) {
 798                 if (disp == 0) {
 799                         emit_address_byte(0, dreg, ESP);
 800                         emit_address_byte(0, ESP, ESP);
 801                 }
 802                 else if (IS_IMM8(disp)) {
 803                         emit_address_byte(1, dreg, ESP);
 804                         emit_address_byte(0, ESP, ESP);
 805                         emit_imm8(disp);
 806                 }
 807                 else {
 808                         emit_address_byte(2, dreg, ESP);
 809                         emit_address_byte(0, ESP, ESP);
 810                         emit_imm32(disp);
 811                 }
 812         }
 813         else if ((disp == 0) && (basereg != EBP)) {
 814                 emit_address_byte(0, dreg, basereg);
 815         }
 816         else if (IS_IMM8(disp)) {
 817                 emit_address_byte(1, dreg, basereg);
 818                 emit_imm8(disp);
 819         }
 820         else {
 821                 emit_address_byte(2, dreg, basereg);
 822                 emit_imm32(disp);
 823         }
 824 }
 825
 826
 827 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 828 {
 829         if (basereg == ESP) {
 830                 emit_address_byte(2, dreg, ESP);
 831                 emit_address_byte(0, ESP, ESP);
 832                 emit_imm32(disp);
 833         }
 834         else {
 835                 emit_address_byte(2, dreg, basereg);
 836                 emit_imm32(disp);
 837         }
 838 }
 839
 840
 841 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 842 {
 843         if (basereg == -1) {
 844                 emit_address_byte(0, reg, 4);
 845                 emit_address_byte(scale, indexreg, 5);
 846                 emit_imm32(disp);
 847         }
 848         else if ((disp == 0) && (basereg != EBP)) {
 849                 emit_address_byte(0, reg, 4);
 850                 emit_address_byte(scale, indexreg, basereg);
 851         }
 852         else if (IS_IMM8(disp)) {
 853                 emit_address_byte(1, reg, 4);
 854                 emit_address_byte(scale, indexreg, basereg);
 855                 emit_imm8(disp);
 856         }
 857         else {
 858                 emit_address_byte(2, reg, 4);
 859                 emit_address_byte(scale, indexreg, basereg);
 860                 emit_imm32(disp);
 861         }
 862 }
 863
 864
 865 /* low-level code emitter functions *******************************************/
 866
 867 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 868 {
 869         COUNT(count_mov_reg_reg);
 870         *(cd->mcodeptr++) = 0x89;
 871         emit_reg((reg),(dreg));
 872 }
 873
 874
 875 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 876 {
 877         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 878         emit_imm32((imm));
 879 }
 880
 881
 882 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 883 {
 884         *(cd->mcodeptr++) = 0xc6;
 885         emit_reg(0,(reg));
 886         emit_imm8((imm));
 887 }
 888
 889
 890 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 891 {
 892         COUNT(count_mov_mem_reg);
 893         *(cd->mcodeptr++) = 0x8b;
 894         emit_membase(cd, (basereg),(disp),(reg));
 895 }
 896
 897
 898 /*
 899  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 900  * constant membase immediate length of 32bit
 901  */
 902 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 903 {
 904         COUNT(count_mov_mem_reg);
 905         *(cd->mcodeptr++) = 0x8b;
 906         emit_membase32(cd, (basereg),(disp),(reg));
 907 }
 908
 909
 910 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 911 {
 912         COUNT(count_mov_reg_mem);
 913         *(cd->mcodeptr++) = 0x89;
 914         emit_membase(cd, (basereg),(disp),(reg));
 915 }
 916
 917
 918 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 919 {
 920         COUNT(count_mov_reg_mem);
 921         *(cd->mcodeptr++) = 0x89;
 922         emit_membase32(cd, (basereg),(disp),(reg));
 923 }
 924
 925
 926 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 927 {
 928         COUNT(count_mov_mem_reg);
 929         *(cd->mcodeptr++) = 0x8b;
 930         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 931 }
 932
 933
 934 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 935 {
 936         COUNT(count_mov_reg_mem);
 937         *(cd->mcodeptr++) = 0x89;
 938         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 939 }
 940
 941
 942 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 943 {
 944         COUNT(count_mov_reg_mem);
 945         *(cd->mcodeptr++) = 0x66;
 946         *(cd->mcodeptr++) = 0x89;
 947         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 948 }
 949
 950
 951 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 952 {
 953         COUNT(count_mov_reg_mem);
 954         *(cd->mcodeptr++) = 0x88;
 955         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 956 }
 957
 958
 959 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 960 {
 961         COUNT(count_mov_reg_mem);
 962         *(cd->mcodeptr++) = 0x89;
 963         emit_mem((reg),(mem));
 964 }
 965
 966
 967 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 968 {
 969         COUNT(count_mov_mem_reg);
 970         *(cd->mcodeptr++) = 0x8b;
 971         emit_mem((dreg),(mem));
 972 }
 973
 974
 975 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 976 {
 977         *(cd->mcodeptr++) = 0xc7;
 978         emit_mem(0, mem);
 979         emit_imm32(imm);
 980 }
 981
 982
 983 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 984 {
 985         *(cd->mcodeptr++) = 0xc7;
 986         emit_membase(cd, (basereg),(disp),0);
 987         emit_imm32((imm));
 988 }
 989
 990
 991 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 992 {
 993         *(cd->mcodeptr++) = 0xc7;
 994         emit_membase32(cd, (basereg),(disp),0);
 995         emit_imm32((imm));
 996 }
 997
 998
 999 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
1000 {
1001         *(cd->mcodeptr++) = 0xc6;
1002         emit_membase(cd, (basereg),(disp),0);
1003         emit_imm8((imm));
1004 }
1005
1006
1007 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
1008 {
1009         COUNT(count_mov_mem_reg);
1010         *(cd->mcodeptr++) = 0x0f;
1011         *(cd->mcodeptr++) = 0xbe;
1012         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1013 }
1014
1015
1016 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
1017 {
1018         *(cd->mcodeptr++) = 0x0f;
1019         *(cd->mcodeptr++) = 0xbf;
1020         emit_reg((b),(a));
1021 }
1022
1023
1024 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
1025 {
1026         COUNT(count_mov_mem_reg);
1027         *(cd->mcodeptr++) = 0x0f;
1028         *(cd->mcodeptr++) = 0xbf;
1029         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1030 }
1031
1032
1033 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
1034 {
1035         *(cd->mcodeptr++) = 0x0f;
1036         *(cd->mcodeptr++) = 0xb7;
1037         emit_reg((b),(a));
1038 }
1039
1040
1041 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
1042 {
1043         COUNT(count_mov_mem_reg);
1044         *(cd->mcodeptr++) = 0x0f;
1045         *(cd->mcodeptr++) = 0xb7;
1046         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1047 }
1048
1049
1050 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1051 {
1052         *(cd->mcodeptr++) = 0xc7;
1053         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1054         emit_imm32((imm));
1055 }
1056
1057
1058 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1059 {
1060         *(cd->mcodeptr++) = 0x66;
1061         *(cd->mcodeptr++) = 0xc7;
1062         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1063         emit_imm16((imm));
1064 }
1065
1066
1067 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1068 {
1069         *(cd->mcodeptr++) = 0xc6;
1070         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1071         emit_imm8((imm));
1072 }
1073
1074
1075 /*
1076  * alu operations
1077  */
1078 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1079 {
1080         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1081         emit_reg((reg),(dreg));
1082 }
1083
1084
1085 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
1086 {
1087         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1088         emit_membase(cd, (basereg),(disp),(reg));
1089 }
1090
1091
1092 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
1093 {
1094         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1095         emit_membase(cd, (basereg),(disp),(reg));
1096 }
1097
1098
1099 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1100 {
1101         if (IS_IMM8(imm)) {
1102                 *(cd->mcodeptr++) = 0x83;
1103                 emit_reg((opc),(dreg));
1104                 emit_imm8((imm));
1105         } else {
1106                 *(cd->mcodeptr++) = 0x81;
1107                 emit_reg((opc),(dreg));
1108                 emit_imm32((imm));
1109         }
1110 }
1111
1112
1113 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1114 {
1115         *(cd->mcodeptr++) = 0x81;
1116         emit_reg((opc),(dreg));
1117         emit_imm32((imm));
1118 }
1119
1120
1121 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1122 {
1123         if (IS_IMM8(imm)) {
1124                 *(cd->mcodeptr++) = 0x83;
1125                 emit_membase(cd, (basereg),(disp),(opc));
1126                 emit_imm8((imm));
1127         } else {
1128                 *(cd->mcodeptr++) = 0x81;
1129                 emit_membase(cd, (basereg),(disp),(opc));
1130                 emit_imm32((imm));
1131         }
1132 }
1133
1134
1135 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1136 {
1137         if (IS_IMM8(imm)) {
1138                 *(cd->mcodeptr++) = 0x83;
1139                 emit_mem(opc, disp);
1140                 emit_imm8((imm));
1141         } else {
1142                 *(cd->mcodeptr++) = 0x81;
1143                 emit_mem(opc, disp);
1144                 emit_imm32((imm));
1145         }
1146 }
1147
1148
1149 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1150 {
1151         *(cd->mcodeptr++) = 0x85;
1152         emit_reg((reg),(dreg));
1153 }
1154
1155
1156 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1157 {
1158         *(cd->mcodeptr++) = 0xf7;
1159         emit_reg(0,(reg));
1160         emit_imm32((imm));
1161 }
1162
1163
1164
1165 /*
1166  * inc, dec operations
1167  */
1168 void emit_dec_mem(codegendata *cd, s4 mem)
1169 {
1170         *(cd->mcodeptr++) = 0xff;
1171         emit_mem(1,(mem));
1172 }
1173
1174
1175 void emit_cltd(codegendata *cd)
1176 {
1177         *(cd->mcodeptr++) = 0x99;
1178 }
1179
1180
1181 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1182 {
1183         *(cd->mcodeptr++) = 0x0f;
1184         *(cd->mcodeptr++) = 0xaf;
1185         emit_reg((dreg),(reg));
1186 }
1187
1188
1189 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1190 {
1191         *(cd->mcodeptr++) = 0x0f;
1192         *(cd->mcodeptr++) = 0xaf;
1193         emit_membase(cd, (basereg),(disp),(dreg));
1194 }
1195
1196
1197 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1198 {
1199         if (IS_IMM8((imm))) {
1200                 *(cd->mcodeptr++) = 0x6b;
1201                 emit_reg(0,(dreg));
1202                 emit_imm8((imm));
1203         } else {
1204                 *(cd->mcodeptr++) = 0x69;
1205                 emit_reg(0,(dreg));
1206                 emit_imm32((imm));
1207         }
1208 }
1209
1210
1211 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1212 {
1213         if (IS_IMM8((imm))) {
1214                 *(cd->mcodeptr++) = 0x6b;
1215                 emit_reg((dreg),(reg));
1216                 emit_imm8((imm));
1217         } else {
1218                 *(cd->mcodeptr++) = 0x69;
1219                 emit_reg((dreg),(reg));
1220                 emit_imm32((imm));
1221         }
1222 }
1223
1224
1225 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1226 {
1227         if (IS_IMM8((imm))) {
1228                 *(cd->mcodeptr++) = 0x6b;
1229                 emit_membase(cd, (basereg),(disp),(dreg));
1230                 emit_imm8((imm));
1231         } else {
1232                 *(cd->mcodeptr++) = 0x69;
1233                 emit_membase(cd, (basereg),(disp),(dreg));
1234                 emit_imm32((imm));
1235         }
1236 }
1237
1238
1239 void emit_mul_reg(codegendata *cd, s4 reg)
1240 {
1241         *(cd->mcodeptr++) = 0xf7;
1242         emit_reg(4, reg);
1243 }
1244
1245
1246 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1247 {
1248         *(cd->mcodeptr++) = 0xf7;
1249         emit_membase(cd, (basereg),(disp),4);
1250 }
1251
1252
1253 void emit_idiv_reg(codegendata *cd, s4 reg)
1254 {
1255         *(cd->mcodeptr++) = 0xf7;
1256         emit_reg(7,(reg));
1257 }
1258
1259
1260 void emit_ret(codegendata *cd)
1261 {
1262         *(cd->mcodeptr++) = 0xc3;
1263 }
1264
1265
1266
1267 /*
1268  * shift ops
1269  */
1270 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1271 {
1272         *(cd->mcodeptr++) = 0xd3;
1273         emit_reg((opc),(reg));
1274 }
1275
1276
1277 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1278 {
1279         if ((imm) == 1) {
1280                 *(cd->mcodeptr++) = 0xd1;
1281                 emit_reg((opc),(dreg));
1282         } else {
1283                 *(cd->mcodeptr++) = 0xc1;
1284                 emit_reg((opc),(dreg));
1285                 emit_imm8((imm));
1286         }
1287 }
1288
1289
1290 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1291 {
1292         *(cd->mcodeptr++) = 0x0f;
1293         *(cd->mcodeptr++) = 0xa5;
1294         emit_reg((reg),(dreg));
1295 }
1296
1297
1298 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1299 {
1300         *(cd->mcodeptr++) = 0x0f;
1301         *(cd->mcodeptr++) = 0xa4;
1302         emit_reg((reg),(dreg));
1303         emit_imm8((imm));
1304 }
1305
1306
1307 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1308 {
1309         *(cd->mcodeptr++) = 0x0f;
1310         *(cd->mcodeptr++) = 0xa5;
1311         emit_membase(cd, (basereg),(disp),(reg));
1312 }
1313
1314
1315 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1316 {
1317         *(cd->mcodeptr++) = 0x0f;
1318         *(cd->mcodeptr++) = 0xad;
1319         emit_reg((reg),(dreg));
1320 }
1321
1322
1323 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1324 {
1325         *(cd->mcodeptr++) = 0x0f;
1326         *(cd->mcodeptr++) = 0xac;
1327         emit_reg((reg),(dreg));
1328         emit_imm8((imm));
1329 }
1330
1331
1332 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1333 {
1334         *(cd->mcodeptr++) = 0x0f;
1335         *(cd->mcodeptr++) = 0xad;
1336         emit_membase(cd, (basereg),(disp),(reg));
1337 }
1338
1339
1340
1341 /*
1342  * jump operations
1343  */
1344 void emit_jmp_imm(codegendata *cd, s4 imm)
1345 {
1346         *(cd->mcodeptr++) = 0xe9;
1347         emit_imm32((imm));
1348 }
1349
1350
1351 void emit_jmp_reg(codegendata *cd, s4 reg)
1352 {
1353         *(cd->mcodeptr++) = 0xff;
1354         emit_reg(4,(reg));
1355 }
1356
1357
1358 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1359 {
1360         *(cd->mcodeptr++) = 0x0f;
1361         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1362         emit_imm32((imm));
1363 }
1364
1365
1366
1367 /*
1368  * conditional set operations
1369  */
1370 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1371 {
1372         *(cd->mcodeptr++) = 0x0f;
1373         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1374         emit_reg(0,(reg));
1375 }
1376
1377
1378 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1379 {
1380         *(cd->mcodeptr++) = 0x0f;
1381         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1382         emit_membase(cd, (basereg),(disp),0);
1383 }
1384
1385
1386 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1387 {
1388         *(cd->mcodeptr++) = 0x0f;
1389         *(cd->mcodeptr++) = 0xc1;
1390         emit_mem((reg),(mem));
1391 }
1392
1393
1394 void emit_neg_reg(codegendata *cd, s4 reg)
1395 {
1396         *(cd->mcodeptr++) = 0xf7;
1397         emit_reg(3,(reg));
1398 }
1399
1400
1401
1402 void emit_push_imm(codegendata *cd, s4 imm)
1403 {
1404         *(cd->mcodeptr++) = 0x68;
1405         emit_imm32((imm));
1406 }
1407
1408
1409 void emit_pop_reg(codegendata *cd, s4 reg)
1410 {
1411         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1412 }
1413
1414
1415 void emit_push_reg(codegendata *cd, s4 reg)
1416 {
1417         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1418 }
1419
1420
1421 void emit_nop(codegendata *cd)
1422 {
1423         *(cd->mcodeptr++) = 0x90;
1424 }
1425
1426
1427 void emit_lock(codegendata *cd)
1428 {
1429         *(cd->mcodeptr++) = 0xf0;
1430 }
1431
1432
1433 /*
1434  * call instructions
1435  */
1436 void emit_call_reg(codegendata *cd, s4 reg)
1437 {
1438         *(cd->mcodeptr++) = 0xff;
1439         emit_reg(2,(reg));
1440 }
1441
1442
1443 void emit_call_imm(codegendata *cd, s4 imm)
1444 {
1445         *(cd->mcodeptr++) = 0xe8;
1446         emit_imm32((imm));
1447 }
1448
1449
1450
1451 /*
1452  * floating point instructions
1453  */
1454 void emit_fld1(codegendata *cd)
1455 {
1456         *(cd->mcodeptr++) = 0xd9;
1457         *(cd->mcodeptr++) = 0xe8;
1458 }
1459
1460
1461 void emit_fldz(codegendata *cd)
1462 {
1463         *(cd->mcodeptr++) = 0xd9;
1464         *(cd->mcodeptr++) = 0xee;
1465 }
1466
1467
1468 void emit_fld_reg(codegendata *cd, s4 reg)
1469 {
1470         *(cd->mcodeptr++) = 0xd9;
1471         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1472 }
1473
1474
1475 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1476 {
1477         *(cd->mcodeptr++) = 0xd9;
1478         emit_membase(cd, (basereg),(disp),0);
1479 }
1480
1481
1482 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1483 {
1484         *(cd->mcodeptr++) = 0xd9;
1485         emit_membase32(cd, (basereg),(disp),0);
1486 }
1487
1488
1489 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1490 {
1491         *(cd->mcodeptr++) = 0xdd;
1492         emit_membase(cd, (basereg),(disp),0);
1493 }
1494
1495
1496 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1497 {
1498         *(cd->mcodeptr++) = 0xdd;
1499         emit_membase32(cd, (basereg),(disp),0);
1500 }
1501
1502
1503 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1504 {
1505         *(cd->mcodeptr++) = 0xdb;
1506         emit_membase(cd, (basereg),(disp),5);
1507 }
1508
1509
1510 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1511 {
1512         *(cd->mcodeptr++) = 0xd9;
1513         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1514 }
1515
1516
1517 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1518 {
1519         *(cd->mcodeptr++) = 0xdd;
1520         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1521 }
1522
1523
1524 void emit_flds_mem(codegendata *cd, s4 mem)
1525 {
1526         *(cd->mcodeptr++) = 0xd9;
1527         emit_mem(0,(mem));
1528 }
1529
1530
1531 void emit_fldl_mem(codegendata *cd, s4 mem)
1532 {
1533         *(cd->mcodeptr++) = 0xdd;
1534         emit_mem(0,(mem));
1535 }
1536
1537
1538 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1539 {
1540         *(cd->mcodeptr++) = 0xdb;
1541         emit_membase(cd, (basereg),(disp),0);
1542 }
1543
1544
1545 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1546 {
1547         *(cd->mcodeptr++) = 0xdf;
1548         emit_membase(cd, (basereg),(disp),5);
1549 }
1550
1551
1552 void emit_fst_reg(codegendata *cd, s4 reg)
1553 {
1554         *(cd->mcodeptr++) = 0xdd;
1555         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1556 }
1557
1558
1559 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1560 {
1561         *(cd->mcodeptr++) = 0xd9;
1562         emit_membase(cd, (basereg),(disp),2);
1563 }
1564
1565
1566 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1567 {
1568         *(cd->mcodeptr++) = 0xdd;
1569         emit_membase(cd, (basereg),(disp),2);
1570 }
1571
1572
1573 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1574 {
1575         *(cd->mcodeptr++) = 0xd9;
1576         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1577 }
1578
1579
1580 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1581 {
1582         *(cd->mcodeptr++) = 0xdd;
1583         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1584 }
1585
1586
1587 void emit_fstp_reg(codegendata *cd, s4 reg)
1588 {
1589         *(cd->mcodeptr++) = 0xdd;
1590         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1591 }
1592
1593
1594 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1595 {
1596         *(cd->mcodeptr++) = 0xd9;
1597         emit_membase(cd, (basereg),(disp),3);
1598 }
1599
1600
1601 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1602 {
1603         *(cd->mcodeptr++) = 0xd9;
1604         emit_membase32(cd, (basereg),(disp),3);
1605 }
1606
1607
1608 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1609 {
1610         *(cd->mcodeptr++) = 0xdd;
1611         emit_membase(cd, (basereg),(disp),3);
1612 }
1613
1614
1615 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1616 {
1617         *(cd->mcodeptr++) = 0xdd;
1618         emit_membase32(cd, (basereg),(disp),3);
1619 }
1620
1621
1622 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1623 {
1624         *(cd->mcodeptr++) = 0xdb;
1625         emit_membase(cd, (basereg),(disp),7);
1626 }
1627
1628
1629 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1630 {
1631         *(cd->mcodeptr++) = 0xd9;
1632         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1633 }
1634
1635
1636 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1637 {
1638         *(cd->mcodeptr++) = 0xdd;
1639         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1640 }
1641
1642
1643 void emit_fstps_mem(codegendata *cd, s4 mem)
1644 {
1645         *(cd->mcodeptr++) = 0xd9;
1646         emit_mem(3,(mem));
1647 }
1648
1649
1650 void emit_fstpl_mem(codegendata *cd, s4 mem)
1651 {
1652         *(cd->mcodeptr++) = 0xdd;
1653         emit_mem(3,(mem));
1654 }
1655
1656
1657 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1658 {
1659         *(cd->mcodeptr++) = 0xdb;
1660         emit_membase(cd, (basereg),(disp),2);
1661 }
1662
1663
1664 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1665 {
1666         *(cd->mcodeptr++) = 0xdb;
1667         emit_membase(cd, (basereg),(disp),3);
1668 }
1669
1670
1671 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1672 {
1673         *(cd->mcodeptr++) = 0xdf;
1674         emit_membase(cd, (basereg),(disp),7);
1675 }
1676
1677
1678 void emit_fchs(codegendata *cd)
1679 {
1680         *(cd->mcodeptr++) = 0xd9;
1681         *(cd->mcodeptr++) = 0xe0;
1682 }
1683
1684
1685 void emit_faddp(codegendata *cd)
1686 {
1687         *(cd->mcodeptr++) = 0xde;
1688         *(cd->mcodeptr++) = 0xc1;
1689 }
1690
1691
1692 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1693 {
1694         *(cd->mcodeptr++) = 0xd8;
1695         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1696 }
1697
1698
1699 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1700 {
1701         *(cd->mcodeptr++) = 0xdc;
1702         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1703 }
1704
1705
1706 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1707 {
1708         *(cd->mcodeptr++) = 0xde;
1709         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1710 }
1711
1712
1713 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1714 {
1715         *(cd->mcodeptr++) = 0xd8;
1716         emit_membase(cd, (basereg),(disp),0);
1717 }
1718
1719
1720 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1721 {
1722         *(cd->mcodeptr++) = 0xdc;
1723         emit_membase(cd, (basereg),(disp),0);
1724 }
1725
1726
1727 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1728 {
1729         *(cd->mcodeptr++) = 0xd8;
1730         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1731 }
1732
1733
1734 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1735 {
1736         *(cd->mcodeptr++) = 0xdc;
1737         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1738 }
1739
1740
1741 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1742 {
1743         *(cd->mcodeptr++) = 0xde;
1744         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1745 }
1746
1747
1748 void emit_fsubp(codegendata *cd)
1749 {
1750         *(cd->mcodeptr++) = 0xde;
1751         *(cd->mcodeptr++) = 0xe9;
1752 }
1753
1754
1755 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1756 {
1757         *(cd->mcodeptr++) = 0xd8;
1758         emit_membase(cd, (basereg),(disp),4);
1759 }
1760
1761
1762 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1763 {
1764         *(cd->mcodeptr++) = 0xdc;
1765         emit_membase(cd, (basereg),(disp),4);
1766 }
1767
1768
1769 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1770 {
1771         *(cd->mcodeptr++) = 0xd8;
1772         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1773 }
1774
1775
1776 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1777 {
1778         *(cd->mcodeptr++) = 0xdc;
1779         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1780 }
1781
1782
1783 void emit_fmulp(codegendata *cd)
1784 {
1785         *(cd->mcodeptr++) = 0xde;
1786         *(cd->mcodeptr++) = 0xc9;
1787 }
1788
1789
1790 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1791 {
1792         *(cd->mcodeptr++) = 0xde;
1793         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1794 }
1795
1796
1797 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1798 {
1799         *(cd->mcodeptr++) = 0xd8;
1800         emit_membase(cd, (basereg),(disp),1);
1801 }
1802
1803
1804 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1805 {
1806         *(cd->mcodeptr++) = 0xdc;
1807         emit_membase(cd, (basereg),(disp),1);
1808 }
1809
1810
1811 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1812 {
1813         *(cd->mcodeptr++) = 0xd8;
1814         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1815 }
1816
1817
1818 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1819 {
1820         *(cd->mcodeptr++) = 0xdc;
1821         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1822 }
1823
1824
1825 void emit_fdivp(codegendata *cd)
1826 {
1827         *(cd->mcodeptr++) = 0xde;
1828         *(cd->mcodeptr++) = 0xf9;
1829 }
1830
1831
1832 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1833 {
1834         *(cd->mcodeptr++) = 0xde;
1835         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1836 }
1837
1838
1839 void emit_fxch(codegendata *cd)
1840 {
1841         *(cd->mcodeptr++) = 0xd9;
1842         *(cd->mcodeptr++) = 0xc9;
1843 }
1844
1845
1846 void emit_fxch_reg(codegendata *cd, s4 reg)
1847 {
1848         *(cd->mcodeptr++) = 0xd9;
1849         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1850 }
1851
1852
1853 void emit_fprem(codegendata *cd)
1854 {
1855         *(cd->mcodeptr++) = 0xd9;
1856         *(cd->mcodeptr++) = 0xf8;
1857 }
1858
1859
1860 void emit_fprem1(codegendata *cd)
1861 {
1862         *(cd->mcodeptr++) = 0xd9;
1863         *(cd->mcodeptr++) = 0xf5;
1864 }
1865
1866
1867 void emit_fucom(codegendata *cd)
1868 {
1869         *(cd->mcodeptr++) = 0xdd;
1870         *(cd->mcodeptr++) = 0xe1;
1871 }
1872
1873
1874 void emit_fucom_reg(codegendata *cd, s4 reg)
1875 {
1876         *(cd->mcodeptr++) = 0xdd;
1877         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1878 }
1879
1880
1881 void emit_fucomp_reg(codegendata *cd, s4 reg)
1882 {
1883         *(cd->mcodeptr++) = 0xdd;
1884         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1885 }
1886
1887
1888 void emit_fucompp(codegendata *cd)
1889 {
1890         *(cd->mcodeptr++) = 0xda;
1891         *(cd->mcodeptr++) = 0xe9;
1892 }
1893
1894
1895 void emit_fnstsw(codegendata *cd)
1896 {
1897         *(cd->mcodeptr++) = 0xdf;
1898         *(cd->mcodeptr++) = 0xe0;
1899 }
1900
1901
1902 void emit_sahf(codegendata *cd)
1903 {
1904         *(cd->mcodeptr++) = 0x9e;
1905 }
1906
1907
1908 void emit_finit(codegendata *cd)
1909 {
1910         *(cd->mcodeptr++) = 0x9b;
1911         *(cd->mcodeptr++) = 0xdb;
1912         *(cd->mcodeptr++) = 0xe3;
1913 }
1914
1915
1916 void emit_fldcw_mem(codegendata *cd, s4 mem)
1917 {
1918         *(cd->mcodeptr++) = 0xd9;
1919         emit_mem(5,(mem));
1920 }
1921
1922
1923 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1924 {
1925         *(cd->mcodeptr++) = 0xd9;
1926         emit_membase(cd, (basereg),(disp),5);
1927 }
1928
1929
1930 void emit_wait(codegendata *cd)
1931 {
1932         *(cd->mcodeptr++) = 0x9b;
1933 }
1934
1935
1936 void emit_ffree_reg(codegendata *cd, s4 reg)
1937 {
1938         *(cd->mcodeptr++) = 0xdd;
1939         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1940 }
1941
1942
1943 void emit_fdecstp(codegendata *cd)
1944 {
1945         *(cd->mcodeptr++) = 0xd9;
1946         *(cd->mcodeptr++) = 0xf6;
1947 }
1948
1949
1950 void emit_fincstp(codegendata *cd)
1951 {
1952         *(cd->mcodeptr++) = 0xd9;
1953         *(cd->mcodeptr++) = 0xf7;
1954 }
1955
1956
1957 /*
1958  * These are local overrides for various environment variables in Emacs.
1959  * Please do not remove this and leave it at the end of the file, where
1960  * Emacs will automagically detect them.
1961  * ---------------------------------------------------------------------
1962  * Local variables:
1963  * mode: c
1964  * indent-tabs-mode: t
1965  * c-basic-offset: 4
1966  * tab-width: 4
1967  * End:
1968  */