src/vm/jit/arm/codegen.h

   1 /* src/vm/jit/arm/codegen.h - code generation macros and definitions for ARM
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    $Id: codegen.h 7929 2007-05-21 11:45:31Z michi $
  26
  27 */
  28
  29
  30 #ifndef _CODEGEN_H
  31 #define _CODEGEN_H
  32
  33 #include "config.h"
  34
  35
  36 /* helper macros for generating code ******************************************/
  37
  38 #if defined(__ARMEL__)
  39 #define SPLIT_OPEN(type, reg, tmpreg) \
  40         if (IS_2_WORD_TYPE(type) && GET_HIGH_REG(reg)==REG_SPLIT) { \
  41                 /*dolog("SPLIT_OPEN({R%d;SPL} > {R%d;R%d})", GET_LOW_REG(reg), GET_LOW_REG(reg), tmpreg);*/ \
  42                 /*assert(GET_LOW_REG(reg) == 3);*/ \
  43                 (reg) = PACK_REGS(GET_LOW_REG(reg), tmpreg); \
  44         }
  45 #define SPLIT_LOAD(type, reg, offset) \
  46         if (IS_2_WORD_TYPE(type) && GET_LOW_REG(reg)==3) { \
  47                 /*dolog("SPLIT_LOAD({R%d;R%d} from [%x])", GET_LOW_REG(reg), GET_HIGH_REG(reg), offset);*/ \
  48                 M_LDR(GET_HIGH_REG(reg), REG_SP, 4 * (offset)); \
  49         }
  50 #define SPLIT_STORE_AND_CLOSE(type, reg, offset) \
  51         if (IS_2_WORD_TYPE(type) && GET_LOW_REG(reg)==3) { \
  52                 /*dolog("SPLIT_STORE({R%d;R%d} to [%x])", GET_LOW_REG(reg), GET_HIGH_REG(reg), offset);*/ \
  53                 M_STR(GET_HIGH_REG(reg), REG_SP, 4 * (offset)); \
  54                 (reg) = PACK_REGS(GET_LOW_REG(reg), REG_SPLIT); \
  55         }
  56 #else /* defined(__ARMEB__) */
  57 #define SPLIT_OPEN(type, reg, tmpreg) \
  58         if (IS_2_WORD_TYPE(type) && GET_LOW_REG(reg)==REG_SPLIT) { \
  59                 /*dolog("SPLIT_OPEN({SPL;R%d} > {R%d;R%d})", GET_HIGH_REG(reg), tmpreg, GET_HIGH_REG(reg));*/ \
  60                 /*assert(GET_HIGH_REG(reg) == 3);*/ \
  61                 (reg) = PACK_REGS(tmpreg, GET_HIGH_REG(reg)); \
  62         }
  63 #define SPLIT_LOAD(type, reg, offset) \
  64         if (IS_2_WORD_TYPE(type) && GET_HIGH_REG(reg)==3) { \
  65                 /*dolog("SPLIT_LOAD({R%d;R%d} from [%x])", GET_LOW_REG(reg), GET_HIGH_REG(reg), offset);*/ \
  66                 M_LDR(GET_LOW_REG(reg), REG_SP, 4 * (offset)); \
  67         }
  68 #define SPLIT_STORE_AND_CLOSE(type, reg, offset) \
  69         if (IS_2_WORD_TYPE(type) && GET_HIGH_REG(reg)==3) { \
  70                 /*dolog("SPLIT_STORE({R%d;R%d} to [%x])", GET_LOW_REG(reg), GET_HIGH_REG(reg), offset);*/ \
  71                 M_STR(GET_LOW_REG(reg), REG_SP, 4 * (offset)); \
  72                 (reg) = PACK_REGS(REG_SPLIT, GET_HIGH_REG(reg)); \
  73         }
  74 #endif
  75
  76
  77 #define MCODECHECK(icnt) \
  78     do { \
  79         if ((cd->mcodeptr + (icnt) * 4) > cd->mcodeend) \
  80             codegen_increase(cd); \
  81     } while (0)
  82
  83
  84 /* TODO: correct this! */
  85 #define IS_IMM(val) ( ((val) >= 0) && ((val) <= 255) )
  86 #define IS_OFFSET(off,max) ((s4)(off) <= (max) && (s4)(off) >= -(max))
  87
  88 #if !defined(NDEBUG)
  89 # define CHECK_INT_REG(r) if ((r)<0 || (r)>15) printf("CHECK_INT_REG: this is not an integer register: %d\n", r); assert((r)>=0 && (r)<=15)
  90 # define CHECK_FLT_REG(r) if ((r)<0 || (r)>7) printf("CHECK_FLT_REG: this is not an float register: %d\n", r); assert((r)>=0 && (r)<=7)
  91 # define CHECK_OFFSET(off,max) \
  92         if (!IS_OFFSET(off,max)) printf("CHECK_OFFSET: offset out of range: %x (>%x) SEVERE ERROR!!!\n", ((off)<0)?-(off):off, max); \
  93         assert(IS_OFFSET(off,max))
  94 #else
  95 # define CHECK_INT_REG(r)
  96 # define CHECK_FLT_REG(r)
  97 # define CHECK_OFFSET(off,max)
  98 #endif
  99
 100
 101 /* branch defines *************************************************************/
 102
 103 #define BRANCH_NOPS \
 104     do { \
 105         M_NOP; \
 106     } while (0)
 107
 108
 109 /* patcher defines ************************************************************/
 110
 111 #define PATCHER_CALL_SIZE    1 * 4      /* an instruction is 4-bytes long     */
 112
 113 #define PATCHER_NOPS \
 114     do { \
 115         M_NOP; \
 116     } while (0)
 117
 118
 119 /* stub defines ***************************************************************/
 120
 121 #define COMPILERSTUB_CODESIZE    2 * 4
 122
 123
 124 /* lazy debugger **************************************************************/
 125
 126 #if !defined(NDEBUG)
 127 void asm_debug(int a1, int a2, int a3, int a4);
 128 void asm_debug_intern(int a1, int a2, int a3, int a4);
 129
 130 /* if called with this macros, it can be placed nearly anywhere */
 131 /* almost all registers are saved and restored afterwards       */
 132 /* it uses a long branch to call the asm_debug_intern (no exit) */
 133 #define ASM_DEBUG_PREPARE \
 134         M_STMFD(0x7fff, REG_SP)
 135 #define ASM_DEBUG_EXECUTE \
 136         M_LONGBRANCH(asm_debug_intern); \
 137         M_LDMFD(0x7fff, REG_SP)
 138 #endif
 139
 140
 141 /* macros to create code ******************************************************/
 142
 143 /* the condition field */
 144 #define COND_EQ 0x0  /* Equal        Z set   */
 145 #define COND_NE 0x1  /* Not equal    Z clear */
 146 #define COND_CS 0x2  /* Carry set    C set   */
 147 #define COND_CC 0x3  /* Carry clear  C clear */
 148 #define COND_MI 0x4  /* Negative     N set   */
 149 #define COND_PL 0x5  /* Positive     N clear */
 150 #define COND_VS 0x6  /* Overflow     V set   */
 151 #define COND_VC 0x7  /* No overflow  V clear */
 152 #define COND_HI 0x8  /* Unsigned higher      */
 153 #define COND_LS 0x9  /* Unsigned lower, same */
 154 #define COND_GE 0xA  /* Sig. greater, equal  */
 155 #define COND_LT 0xB  /* Sig. less than       */
 156 #define COND_GT 0xC  /* Sig. greater than    */
 157 #define COND_LE 0xD  /* Sig. less, equal     */
 158 #define COND_AL 0xE  /* Always               */
 159 #define CONDNV  0xF  /* Special (see A3-5)   */
 160 #define UNCOND COND_AL
 161
 162 /* data processing operation: M_DAT
 163    cond ... conditional execution
 164    op ..... opcode
 165    d ...... destination reg
 166    n ...... source reg
 167    S ...... update condition codes
 168    I ...... switch to immediate mode
 169    shift .. shifter operand
 170 */
 171
 172 #define M_DAT(cond,op,d,n,S,I,shift) \
 173     do { \
 174         *((u4 *) cd->mcodeptr) = (((cond) << 28) | ((op) << 21) | ((d) << 12) | ((n) << 16) | ((I) << 25) | ((S) << 20) | ((shift) & 0x00000fff)); \
 175         cd->mcodeptr += 4; \
 176     } while (0)
 177
 178
 179 /* load and store instruction: M_MEM
 180    cond ... conditional execution
 181    L ...... load (L=1) or store (L=0)
 182    B ...... unsigned byte (B=1) or word (B=0)
 183    d ...... destination reg
 184    n ...... base reg for addressing
 185    adr .... addressing mode specific
 186 */
 187
 188 #define M_MEM(cond,L,B,d,n,adr,I,P,U,W) \
 189     do { \
 190         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (1 << 26) | ((L) << 20) | ((B) << 22) | ((d) << 12) | ((n) << 16) | ((adr) & 0x0fff) | ((I) << 25) | ((P) << 24) | ((U) << 23) | ((W) << 21)); \
 191         cd->mcodeptr += 4; \
 192     } while (0)
 193
 194
 195 /* load and store instruction: M_MEM2
 196    cond ... conditional execution
 197    L ...... load (L=1) or store (L=0)
 198    H ...... halfword (H=1) or signed byte (H=0)
 199    S ...... signed (S=1) or unsigned (S=0) halfword
 200    d ...... destination reg
 201    n ...... base reg for addressing
 202    adr .... addressing mode specific
 203 */
 204
 205 #define M_MEM2(cond,L,H,S,d,n,adr,I,P,U,W) \
 206     do { \
 207         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (1 << 22) | (0x9 << 4) | ((L) << 20) | ((H) << 5) | ((S) << 6) | ((d) << 12) | ((n) << 16) | ((adr) & 0x0f) | (((adr) & 0xf0) << (8-4)) | ((I) << 22) | ((P) << 24) | ((U) << 23) | ((W) << 21)); \
 208         cd->mcodeptr += 4; \
 209     } while (0)
 210
 211
 212 /* load and store multiple instruction: M_MEM_MULTI
 213    cond ... conditional execution
 214    L ...... load (L=1) or store (L=0)
 215    S ...... special (see "The ARM ARM A3-21")
 216    regs ... register list
 217    n ...... base reg for addressing
 218 */
 219
 220 #define M_MEM_MULTI(cond,L,S,regs,n,P,U,W) \
 221     do { \
 222         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (1 << 27) | ((L) << 20) | ((S) << 22) | ((n) << 16) | ((regs) & 0xffff) | ((P) << 24) | ((U) << 23) | ((W) << 21)); \
 223         cd->mcodeptr += 4; \
 224     } while (0)
 225
 226
 227 /* branch and branch with link: M_BRA
 228    cond ... conditional execution
 229    L ...... branch with link (L=1)
 230    offset . 24bit offset
 231 */
 232
 233 #define M_BRA(cond,L,offset) \
 234     do { \
 235         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x5 << 25) | ((L) << 24) | ((offset) & 0x00ffffff)); \
 236         cd->mcodeptr += 4; \
 237     } while (0)
 238
 239
 240 /* multiplies: M_MULT
 241    cond ... conditional execution
 242    d ...... destination register
 243    n, m ... source registers
 244    S ...... update conditional codes
 245    A ...... accumulate flag (enables third source)
 246    s ...... third source register
 247 */
 248
 249 #define M_MULT(cond,d,n,m,S,A,s) \
 250     do { \
 251         *((u4 *) cd->mcodeptr) = (((cond) << 28) | ((d) << 16) | ((n) << 8) | (m) | (0x09 << 4) | ((S) << 20) | ((A) << 21) | ((s) << 12)); \
 252         cd->mcodeptr += 4; \
 253     } while (0)
 254
 255
 256 /* no operation (mov r0,r0): M_NOP */
 257
 258 #define M_NOP \
 259     do { \
 260         *((u4 *) cd->mcodeptr) = (0xe1a00000); \
 261         cd->mcodeptr += 4; \
 262     } while (0)
 263
 264
 265 /* software breakpoint (only v5 and above): M_BREAKPOINT */
 266
 267 #define M_BREAKPOINT(imm) \
 268     do { \
 269         *((u4 *) cd->mcodeptr) = (0x0e12 << 20) | (0x07 << 4) | (((imm) & 0xfff0) << (8-4)) | ((imm) & 0x0f); \
 270         cd->mcodeptr += 4; \
 271     } while (0)
 272
 273
 274 /* undefined instruction used for hardware exceptions */
 275
 276 #define M_UNDEFINED(cond,imm,n) \
 277         do { \
 278                 *((u4 *) cd->mcodeptr) = ((cond) << 28) | (0x7f << 20) | (((imm) & 0x0fff) << 8) | (0x0f << 4) | (n); \
 279                 cd->mcodeptr += 4; \
 280         } while (0)
 281
 282
 283 #if !defined(ENABLE_SOFTFLOAT)
 284
 285 /* M_CPDO **********************************************************************
 286
 287    Floating-Point Coprocessor Data Operations
 288
 289    cond ... conditional execution
 290    op ..... opcode
 291    D ...... dyadic (D=0) or monadic (D=1) instruction
 292    Fd ..... destination float-register
 293    Fn ..... source float-register
 294    Fm ..... source float-register or immediate
 295
 296 *******************************************************************************/
 297
 298 #define M_CPDOS(cond,op,D,Fd,Fn,Fm) \
 299     do { \
 300         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x0e << 24) | (1 << 8) | ((op) << 20) | ((D) << 15) | ((Fd) << 12) | ((Fn) << 16) | ((Fm) & 0x0f)); \
 301         cd->mcodeptr += 4; \
 302     } while (0)
 303
 304
 305 #define M_CPDOD(cond,op,D,Fd,Fn,Fm) \
 306     do { \
 307         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x0e << 24) | (1 << 8) | ((op) << 20) | ((D) << 15) | ((Fd) << 12) | ((Fn) << 16) | ((Fm) & 0x0f) | (1 << 7)); \
 308         cd->mcodeptr += 4; \
 309     } while (0)
 310
 311
 312 /* M_CPDT **********************************************************************
 313
 314    Floating-Point Coprocessor Data Transfer
 315
 316    cond ... conditional execution
 317    L ...... load (L=1) or store (L=0)
 318    Fd ..... destination float-register
 319    n ...... base reg for addressing
 320
 321 *******************************************************************************/
 322
 323 #define M_CPDT(cond,L,T1,T0,Fd,n,off,P,U,W) \
 324     do { \
 325         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x0c << 24) | (1 << 8) | ((L) << 20) | ((T1) << 22) | ((T0) << 15) | ((Fd) << 12) | ((n) << 16) | ((off) & 0xff) | ((P) << 24) | ((U) << 23) | ((W) << 21)); \
 326         cd->mcodeptr += 4; \
 327     } while (0)
 328
 329
 330 /* M_CPRT **********************************************************************
 331
 332    Floating-Point Coprocessor Register Transfer
 333
 334    XXX
 335
 336 *******************************************************************************/
 337
 338 #define M_CPRTS(cond,L,d,Fn,Fm) \
 339     do { \
 340         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x0e << 24) | (1 << 8) | (1 << 4) | ((L) << 20) | ((d) << 12) | ((Fn) << 16) | (Fm)); \
 341         cd->mcodeptr += 4; \
 342     } while (0)
 343
 344
 345 #define M_CPRTD(cond,L,d,Fn,Fm) \
 346     do { \
 347         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x0e << 24) | (1 << 8) | (1 << 4) | ((L) << 20) | ((d) << 12) | ((Fn) << 16) | (Fm) | (1 << 7)); \
 348         cd->mcodeptr += 4; \
 349     } while (0)
 350
 351
 352 #define M_CPRTI(cond,L,d,Fn,Fm) \
 353     do { \
 354         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x0e << 24) | (1 << 8) | (1 << 4) | ((L) << 20) | ((d) << 12) | ((Fn) << 16) | (Fm) | (3 << 5)); \
 355         cd->mcodeptr += 4; \
 356     } while (0)
 357
 358
 359 /* XXX TWISTI: replace X by something useful */
 360
 361 #define M_CPRTX(cond,L,d,Fn,Fm) \
 362     do { \
 363         *((u4 *) cd->mcodeptr) = (((cond) << 28) | (0x0e << 24) | (1 << 8) | (1 << 4) | ((L) << 20) | ((d) << 12) | ((Fn) << 16) | (Fm) | (1 << 23)); \
 364         cd->mcodeptr += 4; \
 365     } while (0)
 366
 367 #endif /* !defined(ENABLE_SOFTFLOAT) */
 368
 369
 370 /* used to store values! */
 371 #define DCD(val) \
 372     do { \
 373         *((u4 *) cd->mcodeptr) = val; \
 374         cd->mcodeptr += 4; \
 375     } while (0)
 376
 377
 378 /* used to directly access shifter; insert this as shifter operand! */
 379 #define REG_LSL(reg, shift) ( (((shift) & 0x1f) << 7) | ((reg) & 0x0f) )
 380 #define REG_LSR(reg, shift) ( (((shift) & 0x1f) << 7) | ((reg) & 0x0f) | (1 << 5) )
 381 #define REG_ASR(reg, shift) ( (((shift) & 0x1f) << 7) | ((reg) & 0x0f) | (1 << 6) )
 382 #define REG_LSL_REG(reg, s) ( (((s) & 0x0f) << 8) | ((reg) & 0x0f) | (1 << 4) )
 383 #define REG_LSR_REG(reg, s) ( (((s) & 0x0f) << 8) | ((reg) & 0x0f) | (1 << 4) | (1 << 5) )
 384 #define REG_ASR_REG(reg, s) ( (((s) & 0x0f) << 8) | ((reg) & 0x0f) | (1 << 4) | (1 << 6) )
 385
 386 /* used to directly rotate immediate values; insert this as immediate! */
 387 /* ATTENTION: this rotates the immediate right by (2 * rot) bits */
 388 #define IMM_ROTR(imm, rot) ( ((imm) & 0xff) | (((rot) & 0x0f) << 8) )
 389 #define IMM_ROTL(imm, rot) IMM_ROTR(imm, 16-(rot))
 390
 391 /* macros for all arm instructions ********************************************/
 392
 393 #define M_ADD(d,a,b)       M_DAT(UNCOND,0x04,d,a,0,0,b)         /* d = a +  b */
 394 #define M_ADC(d,a,b)       M_DAT(UNCOND,0x05,d,a,0,0,b)         /* d = a +  b (with Carry) */
 395 #define M_SUB(d,a,b)       M_DAT(UNCOND,0x02,d,a,0,0,b)         /* d = a -  b */
 396 #define M_SBC(d,a,b)       M_DAT(UNCOND,0x06,d,a,0,0,b)         /* d = a -  b (with Carry) */
 397 #define M_AND(a,b,d)       M_DAT(UNCOND,0x00,d,a,0,0,b)         /* d = a &  b */
 398 #define M_ORR(a,b,d)       M_DAT(UNCOND,0x0c,d,a,0,0,b)         /* d = a |  b */
 399 #define M_EOR(a,b,d)       M_DAT(UNCOND,0x01,d,a,0,0,b)         /* d = a ^  b */
 400 #define M_TST(a,b)         M_DAT(UNCOND,0x08,0,a,1,0,b)         /* TST a &  b */
 401 #define M_TEQ(a,b)         M_DAT(UNCOND,0x09,0,a,1,0,b)         /* TST a ^  b */
 402 #define M_CMP(a,b)         M_DAT(UNCOND,0x0a,0,a,1,0,b)         /* TST a -  b */
 403 #define M_MOV(d,b)         M_DAT(UNCOND,0x0d,d,0,0,0,b)         /* d =      b */
 404 #define M_ADD_S(d,a,b)     M_DAT(UNCOND,0x04,d,a,1,0,b)         /* d = a +  b (update Flags) */
 405 #define M_SUB_S(d,a,b)     M_DAT(UNCOND,0x02,d,a,1,0,b)         /* d = a -  b (update Flags) */
 406 #define M_ORR_S(a,b,d)     M_DAT(UNCOND,0x0c,d,a,1,0,b)         /* d = a |  b (update flags) */
 407 #define M_MOV_S(d,b)       M_DAT(UNCOND,0x0d,d,0,1,0,b)         /* d =      b (update Flags) */
 408
 409 #define M_ADD_IMM(d,a,i)   M_DAT(UNCOND,0x04,d,a,0,1,i)         /* d = a +  i */
 410 #define M_ADC_IMM(d,a,i)   M_DAT(UNCOND,0x05,d,a,0,1,i)         /* d = a +  i (with Carry) */
 411 #define M_SUB_IMM(d,a,i)   M_DAT(UNCOND,0x02,d,a,0,1,i)         /* d = a -  i */
 412 #define M_SBC_IMM(d,a,i)   M_DAT(UNCOND,0x06,d,a,0,1,i)         /* d = a -  i (with Carry) */
 413 #define M_RSB_IMM(d,a,i)   M_DAT(UNCOND,0x03,d,a,0,1,i)         /* d = -a + i */
 414 #define M_RSC_IMM(d,a,i)   M_DAT(UNCOND,0x07,d,a,0,1,i)         /* d = -a + i (with Carry) */
 415 #define M_AND_IMM(a,i,d)   M_DAT(UNCOND,0x00,d,a,0,1,i)         /* d = a &  i */
 416 #define M_TST_IMM(a,i)     M_DAT(UNCOND,0x08,0,a,1,1,i)         /* TST a &  i */
 417 #define M_TEQ_IMM(a,i)     M_DAT(UNCOND,0x09,0,a,1,1,i)         /* TST a ^  i */
 418 #define M_CMP_IMM(a,i)     M_DAT(UNCOND,0x0a,0,a,1,1,i)         /* TST a -  i */
 419 #define M_CMN_IMM(a,i)     M_DAT(UNCOND,0x0b,0,a,1,1,i)         /* TST a +  i */
 420 #define M_MOV_IMM(d,i)     M_DAT(UNCOND,0x0d,d,0,0,1,i)         /* d =      i */
 421 #define M_ADD_IMMS(d,a,i)  M_DAT(UNCOND,0x04,d,a,1,1,i)         /* d = a +  i (update Flags) */
 422 #define M_SUB_IMMS(d,a,i)  M_DAT(UNCOND,0x02,d,a,1,1,i)         /* d = a -  i (update Flags) */
 423 #define M_RSB_IMMS(d,a,i)  M_DAT(UNCOND,0x03,d,a,1,1,i)         /* d = -a + i (update Flags) */
 424
 425 #define M_ADDSUB_IMM(d,a,i) if((i)>=0) M_ADD_IMM(d,a,i); else M_SUB_IMM(d,a,-(i))
 426 #define M_MOVEQ(a,d)       M_DAT(COND_EQ,0x0d,d,0,0,0,a)
 427 #define M_EORLE(d,a,b)     M_DAT(COND_LE,0x01,d,a,0,0,b)
 428
 429 #define M_MOVVS_IMM(i,d)   M_DAT(COND_VS,0x0d,d,0,0,1,i)
 430 #define M_MOVEQ_IMM(i,d)   M_DAT(COND_EQ,0x0d,d,0,0,1,i)
 431 #define M_MOVNE_IMM(i,d)   M_DAT(COND_NE,0x0d,d,0,0,1,i)
 432 #define M_MOVLT_IMM(i,d)   M_DAT(COND_LT,0x0d,d,0,0,1,i)
 433 #define M_MOVGT_IMM(i,d)   M_DAT(COND_GT,0x0d,d,0,0,1,i)
 434 #define M_MOVLS_IMM(i,d)   M_DAT(COND_LS,0x0d,d,0,0,1,i)
 435
 436 #define M_ADDHI_IMM(d,a,i) M_DAT(COND_HI,0x04,d,a,0,1,i)
 437 #define M_ADDLT_IMM(d,a,i) M_DAT(COND_LT,0x04,d,a,0,1,i)
 438 #define M_ADDGT_IMM(d,a,i) M_DAT(COND_GT,0x04,d,a,0,1,i)
 439 #define M_SUBLO_IMM(d,a,i) M_DAT(COND_CC,0x02,d,a,0,1,i)
 440 #define M_SUBLT_IMM(d,a,i) M_DAT(COND_LT,0x02,d,a,0,1,i)
 441 #define M_SUBGT_IMM(d,a,i) M_DAT(COND_GT,0x02,d,a,0,1,i)
 442 #define M_RSBMI_IMM(d,a,i) M_DAT(COND_MI,0x03,d,a,0,1,i)
 443 #define M_ADCMI_IMM(d,a,i) M_DAT(COND_MI,0x05,d,a,0,1,i)
 444
 445 #define M_CMPEQ(a,b)       M_DAT(COND_EQ,0x0a,0,a,1,0,b)        /* TST a -  b */
 446 #define M_CMPLE(a,b)       M_DAT(COND_LE,0x0a,0,a,1,0,b)        /* TST a -  b */
 447
 448 #define M_CMPEQ_IMM(a,i)   M_DAT(COND_EQ,0x0a,0,a,1,1,i)
 449
 450 #define M_MUL(d,a,b)       M_MULT(UNCOND,d,a,b,0,0,0x0)         /* d = a *  b */
 451
 452
 453 #define M_LDMFD(regs,base) M_MEM_MULTI(UNCOND,1,0,regs,base,0,1,1)
 454 #define M_STMFD(regs,base) M_MEM_MULTI(UNCOND,0,0,regs,base,1,0,1)
 455
 456 #define M_LDR_INTERN(d,base,off) \
 457     do { \
 458         CHECK_OFFSET(off, 0x0fff); \
 459         M_MEM(UNCOND,1,0,d,base,(((off) < 0) ? -(off) : off),0,1,(((off) < 0) ? 0 : 1),0); \
 460     } while (0)
 461
 462 #define M_STR_INTERN(d,base,off) \
 463     do { \
 464         CHECK_OFFSET(off, 0x0fff); \
 465         M_MEM(UNCOND,0,0,d,base,(((off) < 0) ? -(off) : off),0,1,(((off) < 0) ? 0 : 1),0); \
 466     } while (0)
 467
 468 #define M_LDR_UPDATE(d,base,off) \
 469     do { \
 470         CHECK_OFFSET(off, 0x0fff); \
 471         M_MEM(UNCOND,1,0,d,base,(((off) < 0) ? -(off) : off),0,0,(((off) < 0) ? 0 : 1),0); \
 472     } while (0)
 473
 474 #define M_STR_UPDATE(d,base,off) \
 475     do { \
 476         CHECK_OFFSET(off,0x0fff); \
 477         M_MEM(UNCOND,0,0,d,base,(((off) < 0) ? -(off) : off),0,1,(((off) < 0) ? 0 : 1),1); \
 478     } while (0)
 479
 480
 481 #define M_LDRH(d,base,off) \
 482     do { \
 483         CHECK_OFFSET(off, 0x00ff); \
 484         assert(off >= 0); \
 485         M_MEM2(UNCOND,1,1,0,d,base,off,1,1,1,0); \
 486     } while (0)
 487
 488 #define M_LDRSH(d,base,off) \
 489     do { \
 490         CHECK_OFFSET(off, 0x00ff); \
 491         assert(off >= 0); \
 492         M_MEM2(UNCOND,1,1,1,d,base,off,1,1,1,0); \
 493     } while (0)
 494
 495 #define M_LDRSB(d,base,off) \
 496     do { \
 497         CHECK_OFFSET(off, 0x00ff); \
 498         assert(off >= 0); \
 499         M_MEM2(UNCOND,1,0,1,d,base,off,1,1,1,0); \
 500     } while (0)
 501
 502 #define M_STRH(d,base,off) \
 503     do { \
 504         CHECK_OFFSET(off, 0x00ff); \
 505         assert(off >= 0); \
 506         M_MEM2(UNCOND,0,1,0,d,base,off,1,1,1,0); \
 507     } while (0)
 508
 509 #define M_STRB(d,base,off) \
 510     do { \
 511         CHECK_OFFSET(off, 0x0fff); \
 512         assert(off >= 0); \
 513         M_MEM(UNCOND,0,1,d,base,off,0,1,1,0); \
 514     } while (0)
 515
 516
 517 #if !defined(ENABLE_SOFTFLOAT)
 518
 519 #define M_LDFS_INTERN(d,base,off) \
 520     do { \
 521         CHECK_OFFSET(off, 0x03ff); \
 522         M_CPDT(UNCOND,1,0,0,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),1,(((off) < 0) ? 0 : 1),0); \
 523     } while (0)
 524
 525 #define M_LDFD_INTERN(d,base,off) \
 526     do { \
 527         CHECK_OFFSET(off, 0x03ff); \
 528         M_CPDT(UNCOND,1,0,1,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),1,(((off) < 0) ? 0 : 1),0); \
 529     } while (0)
 530
 531 #define M_STFS_INTERN(d,base,off) \
 532     do { \
 533         CHECK_OFFSET(off, 0x03ff); \
 534         M_CPDT(UNCOND,0,0,0,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),1,(((off) < 0) ? 0 : 1),0); \
 535     } while (0)
 536
 537 #define M_STFD_INTERN(d,base,off) \
 538     do { \
 539         CHECK_OFFSET(off, 0x03ff); \
 540         M_CPDT(UNCOND,0,0,1,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),1,(((off) < 0) ? 0 : 1),0); \
 541     } while (0)
 542
 543 #define M_LDFS_UPDATE(d,base,off) \
 544     do { \
 545         CHECK_OFFSET(off, 0x03ff); \
 546         M_CPDT(UNCOND,1,0,0,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),0,(((off) < 0) ? 0 : 1),1); \
 547     } while (0)
 548
 549 #define M_LDFD_UPDATE(d,base,off) \
 550     do { \
 551         CHECK_OFFSET(off, 0x03ff); \
 552         M_CPDT(UNCOND,1,0,1,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),0,(((off) < 0) ? 0 : 1),1); \
 553     } while (0)
 554
 555 #define M_STFS_UPDATE(d,base,off) \
 556     do { \
 557         CHECK_OFFSET(off, 0x03ff); \
 558         M_CPDT(UNCOND,0,0,0,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),1,(((off) < 0) ? 0 : 1),1); \
 559     } while (0)
 560
 561 #define M_STFD_UPDATE(d,base,off) \
 562     do { \
 563         CHECK_OFFSET(off, 0x03ff); \
 564         M_CPDT(UNCOND,0,0,1,d,base,(((off) < 0) ? -(off) >> 2 : (off) >> 2),1,(((off) < 0) ? 0 : 1),1); \
 565     } while (0)
 566
 567 #define M_ADFS(d,a,b)      M_CPDOS(UNCOND,0x00,0,d,a,b)         /* d = a +  b */
 568 #define M_SUFS(d,a,b)      M_CPDOS(UNCOND,0x02,0,d,a,b)         /* d = a -  b */
 569 #define M_RSFS(d,a,b)      M_CPDOS(UNCOND,0x03,0,d,a,b)         /* d = b -  a */
 570 #define M_MUFS(d,a,b)      M_CPDOS(UNCOND,0x01,0,d,a,b)         /* d = a *  b */
 571 #define M_DVFS(d,a,b)      M_CPDOS(UNCOND,0x04,0,d,a,b)         /* d = a /  b */
 572 #define M_RMFS(d,a,b)      M_CPDOS(UNCOND,0x08,0,d,a,b)         /* d = a %  b */
 573 #define M_ADFD(d,a,b)      M_CPDOD(UNCOND,0x00,0,d,a,b)         /* d = a +  b */
 574 #define M_SUFD(d,a,b)      M_CPDOD(UNCOND,0x02,0,d,a,b)         /* d = a -  b */
 575 #define M_RSFD(d,a,b)      M_CPDOD(UNCOND,0x03,0,d,a,b)         /* d = b -  a */
 576 #define M_MUFD(d,a,b)      M_CPDOD(UNCOND,0x01,0,d,a,b)         /* d = a *  b */
 577 #define M_DVFD(d,a,b)      M_CPDOD(UNCOND,0x04,0,d,a,b)         /* d = a /  b */
 578 #define M_RMFD(d,a,b)      M_CPDOD(UNCOND,0x08,0,d,a,b)         /* d = a %  b */
 579 #define M_MVFS(d,a)        M_CPDOS(UNCOND,0x00,1,d,0,a)         /* d =      a */
 580 #define M_MVFD(d,a)        M_CPDOD(UNCOND,0x00,1,d,0,a)         /* d =      a */
 581 #define M_MNFS(d,a)        M_CPDOS(UNCOND,0x01,1,d,0,a)         /* d =    - a */
 582 #define M_MNFD(d,a)        M_CPDOD(UNCOND,0x01,1,d,0,a)         /* d =    - a */
 583 #define M_CMF(a,b)         M_CPRTX(UNCOND,1,0x0f,a,b)           /* COMPARE a;  b */
 584 #define M_FLTS(d,a)        M_CPRTS(UNCOND,0,a,d,0)              /* d = (float) a */
 585 #define M_FLTD(d,a)        M_CPRTD(UNCOND,0,a,d,0)              /* d = (float) a */
 586 #define M_FIX(d,a)         M_CPRTI(UNCOND,1,d,0,a)              /* d = (int)   a */
 587
 588 #endif /* !defined(ENABLE_SOFTFLOAT) */
 589
 590
 591 #define M_B(off)           M_BRA(UNCOND,0,off)    /* unconditional branch */
 592 #define M_BL(off)          M_BRA(UNCOND,1,off)    /* branch and link      */
 593 #define M_BEQ(off)         M_BRA(COND_EQ,0,off)   /* conditional branches */
 594 #define M_BNE(off)         M_BRA(COND_NE,0,off)
 595 #define M_BGE(off)         M_BRA(COND_GE,0,off)
 596 #define M_BGT(off)         M_BRA(COND_GT,0,off)
 597 #define M_BLT(off)         M_BRA(COND_LT,0,off)
 598 #define M_BLE(off)         M_BRA(COND_LE,0,off)
 599 #define M_BHI(off)         M_BRA(COND_HI,0,off)   /* unsigned conditional */
 600 #define M_BHS(off)         M_BRA(COND_CS,0,off)
 601 #define M_BLO(off)         M_BRA(COND_CC,0,off)
 602 #define M_BLS(off)         M_BRA(COND_LS,0,off)
 603
 604
 605 #define M_FMOV(a,b)        M_MVFS(b,a)
 606 #define M_DMOV(a,b)        M_MVFD(b,a)
 607
 608
 609 #define M_TRAPEQ(a,i)      M_UNDEFINED(COND_EQ,i,a);
 610 #define M_TRAPLE(a,i)      M_UNDEFINED(COND_LE,i,a);
 611 #define M_TRAPHI(a,i)      M_UNDEFINED(COND_HI,i,a);
 612 #define M_TRAPHS(a,i)      M_UNDEFINED(COND_CS,i,a);
 613
 614
 615 /* if we do not have double-word load/store command, we can fake them */
 616 /* ATTENTION: the original LDRD/STRD of ARMv5e would always use (Rd/Rd+1),
 617    so these faked versions are more "powerful" */
 618
 619 #if defined(__ARMEL__)
 620
 621 #define M_LDRD_INTERN(d,base,off) \
 622     do { \
 623         M_LDR_INTERN(GET_LOW_REG(d), base, off); \
 624         M_LDR_INTERN(GET_HIGH_REG(d), base, (off) + 4); \
 625     } while (0)
 626
 627 #define M_STRD_INTERN(d,base,off) \
 628     do { \
 629         M_STR_INTERN(GET_LOW_REG(d), base, off); \
 630         M_STR_INTERN(GET_HIGH_REG(d), base, (off) + 4); \
 631     } while (0)
 632
 633 #define M_LDRD_ALTERN(d,base,off) \
 634     do { \
 635         M_LDR_INTERN(GET_HIGH_REG(d), base, (off) + 4); \
 636         M_LDR_INTERN(GET_LOW_REG(d), base, off); \
 637     } while (0)
 638
 639 #define M_LDRD_UPDATE(d,base,off) \
 640     do { \
 641         assert((off) == +8); \
 642         M_LDR_UPDATE(GET_LOW_REG(d), base, 4); \
 643         M_LDR_UPDATE(GET_HIGH_REG(d), base, 4); \
 644     } while (0)
 645
 646 #define M_STRD_UPDATE(d,base,off) \
 647     do { \
 648         assert((off) == -8); \
 649         M_STR_UPDATE(GET_HIGH_REG(d), base, -4); \
 650         M_STR_UPDATE(GET_LOW_REG(d), base, -4); \
 651     } while (0)
 652
 653 #define GET_FIRST_REG(d)  GET_LOW_REG(d)
 654 #define GET_SECOND_REG(d) GET_HIGH_REG(d)
 655
 656 #else /* defined(__ARMEB__) */
 657
 658 #define M_LDRD_INTERN(d,base,off) \
 659     do { \
 660         M_LDR_INTERN(GET_HIGH_REG(d), base, off); \
 661         M_LDR_INTERN(GET_LOW_REG(d), base, (off) + 4); \
 662     } while (0)
 663
 664 #define M_STRD_INTERN(d,base,off) \
 665     do { \
 666         M_STR_INTERN(GET_HIGH_REG(d), base, off); \
 667         M_STR_INTERN(GET_LOW_REG(d), base, (off) + 4); \
 668     } while (0)
 669
 670 #define M_LDRD_ALTERN(d,base,off) \
 671     do { \
 672         M_LDR_INTERN(GET_LOW_REG(d), base, (off) + 4); \
 673         M_LDR_INTERN(GET_HIGH_REG(d), base, off); \
 674     } while (0)
 675
 676 #define M_LDRD_UPDATE(d,base,off) \
 677     do { \
 678         assert((off) == +8); \
 679         M_LDR_UPDATE(GET_HIGH_REG(d), base, 4); \
 680         M_LDR_UPDATE(GET_LOW_REG(d), base, 4); \
 681     } while (0)
 682
 683 #define M_STRD_UPDATE(d,base,off) \
 684     do { \
 685         assert((off) == -8); \
 686         M_STR_UPDATE(GET_LOW_REG(d), base, -4); \
 687         M_STR_UPDATE(GET_HIGH_REG(d) ,base, -4); \
 688     } while (0)
 689
 690 #define GET_FIRST_REG(d)  GET_HIGH_REG(d)
 691 #define GET_SECOND_REG(d) GET_LOW_REG(d)
 692
 693 #endif /* defined(__ARMEB__) */
 694
 695
 696 /* M_LDR/M_STR:
 697    these are replacements for the original LDR/STR instructions, which can
 698    handle longer offsets (up to 20bits). the original functions are now
 699    called M_xxx_INTERN.
 700 */
 701 /* ATTENTION: We use ITMP3 here, take into account that it gets destroyed.
 702    This means that only ITMP1 and ITMP2 can be used in reg_of_var()!!!
 703 */
 704 /* ATTENTION2: It is possible to use ITMP3 as base reg. Remember that when
 705    changing these macros!!!
 706 */
 707
 708 #define M_LDR(d, base, offset) \
 709 do { \
 710         CHECK_OFFSET(offset, 0x0fffff); \
 711         if (IS_OFFSET(offset, 0x000fff)) { \
 712                 M_LDR_INTERN(d, base, offset); \
 713         } else { \
 714                 /* we cannot handle REG_PC here */ \
 715                 assert((d) != REG_PC); \
 716                 if ((offset) > 0) { \
 717                         M_ADD_IMM(d, base, IMM_ROTL((offset) >> 12, 6)); \
 718                         M_LDR_INTERN(d, d, (offset) & 0x000fff); \
 719                 } else { \
 720                         M_SUB_IMM(d, base, IMM_ROTL((-(offset)) >> 12, 6)); \
 721                         M_LDR_INTERN(d, d, -(-(offset) & 0x000fff)); \
 722                 } \
 723         } \
 724 } while (0)
 725
 726 #define M_LDR_NEGATIVE(d, base, offset) { \
 727         /*assert((offset) <= 0);*/ \
 728         if (IS_OFFSET(offset, 0x000fff)) { \
 729                 M_LDR_INTERN(d, base, offset); \
 730         } else { \
 731                 /* we cannot handle REG_PC here */ \
 732                 assert((d) != REG_PC); \
 733                 M_SUB_IMM(d, base, IMM_ROTL((-(offset)) >> 12, 6)); \
 734                 M_LDR_INTERN(d, d, -(-(offset) & 0x000fff)); \
 735         } \
 736 }
 737
 738 #define M_LDRD(d, base, offset) \
 739 do { \
 740         CHECK_OFFSET(offset, 0x0fffff - 4); \
 741         if (IS_OFFSET(offset, 0x000fff - 4)) { \
 742                 if (GET_FIRST_REG(d) != (base)) { \
 743                         M_LDRD_INTERN(d, base, offset); \
 744                 } else { \
 745                         M_LDRD_ALTERN(d, base, offset); \
 746                 } \
 747         } else if (IS_OFFSET(offset, 0x000fff)) { \
 748                 dolog("M_LDRD: this offset seems to be complicated (%d)", offset); \
 749                 assert(0); \
 750         } else { \
 751                 if ((offset) > 0) { \
 752                         M_ADD_IMM(GET_SECOND_REG(d), base, IMM_ROTL((offset) >> 12, 6)); \
 753                         M_LDRD_INTERN(d, GET_SECOND_REG(d), (offset) & 0x000fff); \
 754                 } else { \
 755                         M_SUB_IMM(GET_SECOND_REG(d), base, IMM_ROTL((-(offset)) >> 12, 6)); \
 756                         M_LDRD_INTERN(d, GET_SECOND_REG(d), -(-(offset) & 0x000fff)); \
 757                 } \
 758         } \
 759 } while (0)
 760
 761 #if !defined(ENABLE_SOFTFLOAT)
 762 #define M_LDFS(d, base, offset) \
 763 do { \
 764         CHECK_OFFSET(offset, 0x03ffff); \
 765         if (IS_OFFSET(offset, 0x03ff)) { \
 766                 M_LDFS_INTERN(d, base, offset); \
 767         } else { \
 768                 if ((offset) > 0) { \
 769                         M_ADD_IMM(REG_ITMP3, base, IMM_ROTL((offset) >> 10, 5)); \
 770                         M_LDFS_INTERN(d, REG_ITMP3, (offset) & 0x03ff); \
 771                 } else { \
 772                         M_SUB_IMM(REG_ITMP3, base, IMM_ROTL((-(offset)) >> 10, 5)); \
 773                         M_LDFS_INTERN(d, REG_ITMP3, -(-(offset) & 0x03ff)); \
 774                 } \
 775         } \
 776 } while (0)
 777
 778 #define M_LDFD(d, base, offset) \
 779 do { \
 780         CHECK_OFFSET(offset, 0x03ffff); \
 781         if (IS_OFFSET(offset, 0x03ff)) { \
 782                 M_LDFD_INTERN(d, base, offset); \
 783         } else { \
 784                 if ((offset) > 0) { \
 785                         M_ADD_IMM(REG_ITMP3, base, IMM_ROTL((offset) >> 10, 5)); \
 786                         M_LDFD_INTERN(d, REG_ITMP3, (offset) & 0x03ff); \
 787                 } else { \
 788                         M_SUB_IMM(REG_ITMP3, base, IMM_ROTL((-(offset)) >> 10, 5)); \
 789                         M_LDFD_INTERN(d, REG_ITMP3, -(-(offset) & 0x03ff)); \
 790                 } \
 791         } \
 792 } while (0)
 793
 794 #endif /* !defined(ENABLE_SOFTFLOAT) */
 795
 796 #define M_STR(d, base, offset) \
 797 do { \
 798         assert((d) != REG_ITMP3); \
 799         CHECK_OFFSET(offset, 0x0fffff); \
 800         if (IS_OFFSET(offset, 0x000fff)) { \
 801                 M_STR_INTERN(d, base, offset); \
 802         } else { \
 803                 if ((offset) > 0) { \
 804                         M_ADD_IMM(REG_ITMP3, base, IMM_ROTL((offset) >> 12, 6)); \
 805                         M_STR_INTERN(d, REG_ITMP3, (offset) & 0x000fff); \
 806                 } else { \
 807                         M_SUB_IMM(REG_ITMP3, base, IMM_ROTL((-(offset)) >> 12, 6)); \
 808                         M_STR_INTERN(d, REG_ITMP3, -(-(offset) & 0x000fff)); \
 809                 } \
 810         } \
 811 } while (0)
 812
 813 #define M_STRD(d, base, offset) \
 814 do { \
 815         assert(GET_LOW_REG(d) != REG_ITMP3); \
 816         assert(GET_HIGH_REG(d) != REG_ITMP3); \
 817         CHECK_OFFSET(offset, 0x0fffff - 4); \
 818         if (IS_OFFSET(offset, 0x000fff - 4)) { \
 819                 M_STRD_INTERN(d,base,offset); \
 820         } else if (IS_OFFSET(offset, 0x000fff)) { \
 821                 dolog("M_STRD: this offset seems to be complicated (%d)", offset); \
 822                 assert(0); \
 823         } else { \
 824                 if ((offset) > 0) { \
 825                         M_ADD_IMM(REG_ITMP3, base, IMM_ROTL((offset) >> 12, 6)); \
 826                         M_STRD_INTERN(d, REG_ITMP3, (offset) & 0x000fff); \
 827                 } else { \
 828                         M_SUB_IMM(REG_ITMP3, base, IMM_ROTL((-(offset)) >> 12, 6)); \
 829                         M_STRD_INTERN(d, REG_ITMP3, -(-(offset) & 0x000fff)); \
 830                 } \
 831         } \
 832 } while (0)
 833
 834 #if !defined(ENABLE_SOFTFLOAT)
 835
 836 #define M_STFS(d, base, offset) \
 837 do { \
 838         CHECK_OFFSET(offset, 0x03ffff); \
 839         if (IS_OFFSET(offset, 0x03ff)) { \
 840                 M_STFS_INTERN(d, base, offset); \
 841         } else { \
 842                 if ((offset) > 0) { \
 843                         M_ADD_IMM(REG_ITMP3, base, IMM_ROTL((offset) >> 10, 5)); \
 844                         M_STFS_INTERN(d, REG_ITMP3, (offset) & 0x03ff); \
 845                 } else { \
 846                         M_SUB_IMM(REG_ITMP3, base, IMM_ROTL((-(offset)) >> 10, 5)); \
 847                         M_STFS_INTERN(d, REG_ITMP3, -(-(offset) & 0x03ff)); \
 848                 } \
 849         } \
 850 } while (0)
 851
 852 #define M_STFD(d, base, offset) \
 853 do { \
 854         CHECK_OFFSET(offset, 0x03ffff); \
 855         if (IS_OFFSET(offset, 0x03ff)) { \
 856                 M_STFD_INTERN(d, base, offset); \
 857         } else { \
 858                 if ((offset) > 0) { \
 859                         M_ADD_IMM(REG_ITMP3, base, IMM_ROTL((offset) >> 10, 5)); \
 860                         M_STFD_INTERN(d, REG_ITMP3, (offset) & 0x03ff); \
 861                 } else { \
 862                         M_SUB_IMM(REG_ITMP3, base, IMM_ROTL((-(offset)) >> 10, 5)); \
 863                         M_STFD_INTERN(d, REG_ITMP3, -(-(offset) & 0x03ff)); \
 864                 } \
 865         } \
 866 } while (0)
 867
 868 #endif /* !defined(ENABLE_SOFTFLOAT) */
 869
 870 /* M_???_IMM_EXT_MUL4:
 871    extended immediate operations, to handle immediates lager than 8bit.
 872    ATTENTION: the immediate is rotatet left by 2 (multiplied by 4)!!!
 873 */
 874
 875 #define M_ADD_IMM_EXT_MUL4(d,n,imm) \
 876     do { \
 877         assert(d != REG_PC); \
 878         assert((imm) >= 0 && (imm) <= 0x00ffffff); \
 879         M_ADD_IMM(d, n, IMM_ROTL(imm, 1)); \
 880         if ((imm) > 0x000000ff) M_ADD_IMM(d, d, IMM_ROTL((imm) >>  8, 5)); \
 881         if ((imm) > 0x0000ffff) M_ADD_IMM(d, d, IMM_ROTL((imm) >> 16, 9)); \
 882     } while (0)
 883
 884 #define M_SUB_IMM_EXT_MUL4(d,n,imm) \
 885     do { \
 886         assert(d != REG_PC); \
 887         assert((imm) >= 0 && (imm) <= 0x00ffffff); \
 888         M_SUB_IMM(d, n, IMM_ROTL(imm, 1)); \
 889         if ((imm) > 0x000000ff) M_SUB_IMM(d, d, IMM_ROTL((imm) >>  8, 5)); \
 890         if ((imm) > 0x0000ffff) M_SUB_IMM(d, d, IMM_ROTL((imm) >> 16, 9)); \
 891     } while (0)
 892
 893
 894 /* ICONST/LCONST:
 895    loads the integer/long value const into register d.
 896 */
 897
 898 #define ICONST(d,c)                     emit_iconst(cd, (d), (c))
 899
 900 #define ICONST_CONDITIONAL(cond,d,const) \
 901         if (IS_IMM(const)) { \
 902                 /* M_MOV_IMM */ M_DAT(cond,0x0d,d,0,0,1,const); \
 903         } else { \
 904                 disp = dseg_adds4(cd, const); \
 905                 /* TODO: implement this using M_DSEG_LOAD!!! */ \
 906                 /* M_LDR_INTERN */ CHECK_OFFSET(disp,0x0fff); M_MEM(cond,1,0,d,REG_PV,(disp<0)?-disp:disp,0,1,(disp<0)?0:1,0); \
 907         }
 908
 909 #define LCONST(d,c) \
 910         if (IS_IMM((c) >> 32)) { \
 911                 M_MOV_IMM(GET_HIGH_REG(d), (s4) ((s8) (c) >> 32)); \
 912                 ICONST(GET_LOW_REG(d), (s4) ((s8) (c) & 0xffffffff)); \
 913         } else if (IS_IMM((c) & 0xffffffff)) { \
 914                 M_MOV_IMM(GET_LOW_REG(d), (s4) ((s8) (c) & 0xffffffff)); \
 915                 ICONST(GET_HIGH_REG(d), (s4) ((s8) (c) >> 32)); \
 916         } else { \
 917                 disp = dseg_add_s8(cd, (c)); \
 918                 M_LDRD(d, REG_PV, disp); \
 919         }
 920
 921
 922 #if !defined(ENABLE_SOFTFLOAT)
 923
 924 #define FCONST(d,c) \
 925     do { \
 926         disp = dseg_add_float(cd, (c)); \
 927         M_LDFS(d, REG_PV, disp); \
 928     } while (0)
 929
 930 #define DCONST(d,c) \
 931     do { \
 932         disp = dseg_add_double(cd, (c)); \
 933         M_LDFD(d, REG_PV, disp); \
 934     } while (0)
 935
 936 #endif /* !defined(ENABLE_SOFTFLOAT) */
 937
 938
 939 /* M_RECOMPUTE_PV:
 940    used to recompute our PV (we use the IP for this) out of the current PC
 941    ATTENTION: if you change this, you have to look at other functions as well!
 942    Following things depend on it: asm_call_jit_compiler(); codegen_findmethod();
 943 */
 944 #define M_RECOMPUTE_PV(disp) \
 945         disp += 8; /* we use PC relative addr.  */ \
 946         assert((disp & 0x03) == 0); \
 947         assert(disp >= 0 && disp <= 0x03ffffff); \
 948         M_SUB_IMM(REG_PV, REG_PC, IMM_ROTL(disp >> 2, 1)); \
 949         if (disp > 0x000003ff) M_SUB_IMM(REG_PV, REG_PV, IMM_ROTL(disp >> 10, 5)); \
 950         if (disp > 0x0003ffff) M_SUB_IMM(REG_PV, REG_PV, IMM_ROTL(disp >> 18, 9)); \
 951
 952 /* M_INTMOVE:
 953    generates an integer-move from register a to b.
 954    if a and b are the same int-register, no code will be generated.
 955 */
 956
 957 #define M_INTMOVE(a,b) \
 958     do { \
 959         if ((a) != (b)) \
 960             M_MOV(b, a); \
 961     } while (0)
 962
 963 #define M_LNGMOVE(a,b) \
 964     do { \
 965         if (GET_HIGH_REG(a) == GET_LOW_REG(b)) { \
 966             assert((GET_LOW_REG(a) != GET_HIGH_REG(b))); \
 967             M_INTMOVE(GET_HIGH_REG(a), GET_HIGH_REG(b)); \
 968             M_INTMOVE(GET_LOW_REG(a), GET_LOW_REG(b)); \
 969         } else { \
 970             M_INTMOVE(GET_LOW_REG(a), GET_LOW_REG(b)); \
 971             M_INTMOVE(GET_HIGH_REG(a), GET_HIGH_REG(b)); \
 972         } \
 973     } while (0)
 974
 975
 976 #if !defined(ENABLE_SOFTFLOAT)
 977
 978 /* M_FLTMOVE:
 979    generates a floating-point-move from register a to b.
 980    if a and b are the same float-register, no code will be generated.
 981 */
 982
 983 #define M_FLTMOVE(a,b) \
 984     do { \
 985         if ((a) != (b)) \
 986             M_FMOV(a, b); \
 987     } while (0)
 988
 989 #define M_DBLMOVE(a,b) \
 990     do { \
 991         if ((a) != (b)) \
 992             M_DMOV(a, b); \
 993     } while (0)
 994
 995 #endif
 996
 997 #if !defined(ENABLE_SOFTFLOAT)
 998 /* M_CAST_INT_TO_FLT_TYPED:
 999    loads the value of the integer-register a (argument or result) into
1000    float-register Fb. (and vice versa)
1001 */
1002 #define M_CAST_INT_TO_FLT_TYPED(t,a,Fb) \
1003         CHECK_FLT_REG(Fb); \
1004         if ((t) == TYPE_FLT) { \
1005                 CHECK_INT_REG(a); \
1006                 M_STR_UPDATE(a, REG_SP, -4); \
1007                 M_LDFS_UPDATE(Fb, REG_SP, 4); \
1008         } else { \
1009                 CHECK_INT_REG(GET_LOW_REG(a)); \
1010                 CHECK_INT_REG(GET_HIGH_REG(a)); \
1011                 M_STRD_UPDATE(a, REG_SP, -8); \
1012                 M_LDFD_UPDATE(Fb, REG_SP, 8); \
1013         }
1014 #define M_CAST_FLT_TO_INT_TYPED(t,Fa,b) \
1015         CHECK_FLT_REG(Fa); \
1016         if ((t) == TYPE_FLT) { \
1017                 CHECK_INT_REG(b); \
1018                 M_STFS_UPDATE(Fa, REG_SP, -4); \
1019                 M_LDR_UPDATE(b, REG_SP, 4); \
1020         } else { \
1021                 CHECK_INT_REG(GET_LOW_REG(b)); \
1022                 CHECK_INT_REG(GET_HIGH_REG(b)); \
1023                 M_STFD_UPDATE(Fa, REG_SP, -8); \
1024                 M_LDRD_UPDATE(b, REG_SP, 8); \
1025         }
1026 #endif /* !defined(ENABLE_SOFTFLOAT) */
1027
1028
1029 /* M_COMPARE:
1030    generates the compare part of an if-sequece
1031    uses M_CMP or M_CMP_IMM to do the compare
1032    ATTENTION: uses REG_ITMP3 as intermediate register
1033 */
1034 #define M_COMPARE(reg, val) \
1035         if (IS_IMM(val)) { \
1036                 M_CMP_IMM(reg, (val)); \
1037         } else if(IS_IMM(-(val))) { \
1038                 M_CMN_IMM(reg, -(val)); \
1039         } else { \
1040                 ICONST(REG_ITMP3, (val)); \
1041                 M_CMP(reg, REG_ITMP3); \
1042         }
1043
1044 /* M_LONGBRANCH:
1045    performs a long branch to an absolute address with return address in LR
1046    takes up 3 bytes of code space; address is hard-coded into code
1047 */
1048 #define M_LONGBRANCH(adr) \
1049         M_ADD_IMM(REG_LR, REG_PC, 4); \
1050         M_LDR_INTERN(REG_PC, REG_PC, -4); \
1051         DCD((s4) adr);
1052
1053 /* M_DSEG_LOAD/BRANCH:
1054    TODO: document me
1055    ATTENTION: if you change this, you have to look at the asm_call_jit_compiler!
1056    ATTENTION: we use M_LDR, so the same restrictions apply to us!
1057 */
1058 #define M_DSEG_LOAD(reg, offset) \
1059         M_LDR_NEGATIVE(reg, REG_PV, offset)
1060
1061 #define M_DSEG_BRANCH(offset) \
1062         if (IS_OFFSET(offset, 0x0fff)) { \
1063                 M_MOV(REG_LR, REG_PC); \
1064                 M_LDR_INTERN(REG_PC, REG_PV, offset); \
1065         } else { \
1066                 /*assert((offset) <= 0);*/ \
1067                 CHECK_OFFSET(offset,0x0fffff); \
1068                 M_SUB_IMM(REG_ITMP3, REG_PV, ((-(offset) >>  12) & 0xff) | (((10) & 0x0f) << 8)); /*TODO: more to go*/ \
1069                 M_MOV(REG_LR, REG_PC); \
1070                 M_LDR_INTERN(REG_PC, REG_ITMP3, -(-(offset) & 0x0fff)); /*TODO: this looks ugly*/ \
1071         }
1072
1073
1074 #define M_ILD(a,b,c)                    M_LDR(a,b,c)
1075 #define M_LLD(a,b,c)                    M_LDRD(a,b,c)
1076
1077 #define M_ILD_INTERN(a,b,c)             M_LDR_INTERN(a,b,c)
1078 #define M_LLD_INTERN(a,b,c)             M_LDRD_INTERN(a,b,c)
1079
1080 #define M_ALD(a,b,c)                    M_ILD(a,b,c)
1081 #define M_ALD_INTERN(a,b,c)             M_ILD_INTERN(a,b,c)
1082
1083
1084 #define M_IST(a,b,c)                    M_STR(a,b,c)
1085 #define M_LST(a,b,c)                    M_STRD(a,b,c)
1086
1087 #define M_IST_INTERN(a,b,c)             M_STR_INTERN(a,b,c)
1088 #define M_LST_INTERN(a,b,c)             M_STRD_INTERN(a,b,c)
1089
1090 #define M_AST(a,b,c)                    M_IST(a,b,c)
1091 #define M_AST_INTERN(a,b,c)             M_IST_INTERN(a,b,c)
1092
1093
1094 #if !defined(ENABLE_SOFTFLOAT)
1095
1096 #define M_FLD(a,b,c)                    M_LDFS(a,b,c)
1097 #define M_DLD(a,b,c)                    M_LDFD(a,b,c)
1098
1099 #define M_FLD_INTERN(a,b,c)             M_LDFS_INTERN(a,b,c)
1100 #define M_DLD_INTERN(a,b,c)             M_LDFD_INTERN(a,b,c)
1101
1102
1103 #define M_FST(a,b,c)                    M_STFS(a,b,c)
1104 #define M_DST(a,b,c)                    M_STFD(a,b,c)
1105
1106 #define M_FST_INTERN(a,b,c)             M_STFS_INTERN(a,b,c)
1107 #define M_DST_INTERN(a,b,c)             M_STFD_INTERN(a,b,c)
1108
1109 #endif /* !defined(ENABLE_SOFTFLOAT) */
1110
1111
1112 #endif /* _CODEGEN_H */
1113
1114
1115 /*
1116  * These are local overrides for various environment variables in Emacs.
1117  * Please do not remove this and leave it at the end of the file, where
1118  * Emacs will automagically detect them.
1119  * ---------------------------------------------------------------------
1120  * Local variables:
1121  * mode: c
1122  * indent-tabs-mode: t
1123  * c-basic-offset: 4
1124  * tab-width: 4
1125  * End:
1126  * vim:noexpandtab:sw=4:ts=4:
1127  */