src/mm/boehm-gc/libatomic_ops-1.2/src/atomic_ops/sysdeps/ordered_except_wr.h

   1 /*
   2  * Copyright (c) 2003 by Hewlett-Packard Company.  All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a copy
   5  * of this software and associated documentation files (the "Software"), to deal
   6  * in the Software without restriction, including without limitation the rights
   7  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   8  * copies of the Software, and to permit persons to whom the Software is
   9  * furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
  17  * AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  18  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  19  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  20  * SOFTWARE.
  21  */
  22
  23 /*
  24  * These are common definitions for architectures that provide processor
  25  * ordered memory operations except that a later read may pass an
  26  * earlier write.  Real x86 implementations seem to be in this category,
  27  * except apparently for some IDT WinChips, which we ignore.
  28  */
  29
  30 #include "read_ordered.h"
  31
  32 AO_INLINE void
  33 AO_nop_write(void)
  34 {
  35   AO_compiler_barrier();
  36   /* sfence according to Intel docs.  Pentium 3 and up. */
  37   /* Unnecessary for cached accesses?                   */
  38 }
  39
  40 #define AO_HAVE_NOP_WRITE
  41
  42 #if defined(AO_HAVE_store)
  43
  44 AO_INLINE void
  45 AO_store_write(volatile AO_t *addr, AO_t val)
  46 {
  47   AO_compiler_barrier();
  48   AO_store(addr, val);
  49 }
  50 # define AO_HAVE_store_write
  51
  52 # define AO_store_release(addr, val) AO_store_write(addr, val)
  53 # define AO_HAVE_store_release
  54
  55 #endif /* AO_HAVE_store */
  56
  57 #if defined(AO_HAVE_char_store)
  58
  59 AO_INLINE void
  60 AO_char_store_write(volatile unsigned char *addr, unsigned char val)
  61 {
  62   AO_compiler_barrier();
  63   AO_char_store(addr, val);
  64 }
  65 # define AO_HAVE_char_store_write
  66
  67 # define AO_char_store_release(addr, val) AO_char_store_write(addr, val)
  68 # define AO_HAVE_char_store_release
  69
  70 #endif /* AO_HAVE_char_store */
  71
  72 #if defined(AO_HAVE_short_store)
  73
  74 AO_INLINE void
  75 AO_short_store_write(volatile unsigned short *addr, unsigned short val)
  76 {
  77   AO_compiler_barrier();
  78   AO_short_store(addr, val);
  79 }
  80 # define AO_HAVE_short_store_write
  81
  82 # define AO_short_store_release(addr, val) AO_short_store_write(addr, val)
  83 # define AO_HAVE_short_store_release
  84
  85 #endif /* AO_HAVE_short_store */
  86
  87 #if defined(AO_HAVE_int_store)
  88
  89 AO_INLINE void
  90 AO_int_store_write(volatile unsigned int *addr, unsigned int val)
  91 {
  92   AO_compiler_barrier();
  93   AO_int_store(addr, val);
  94 }
  95 # define AO_HAVE_int_store_write
  96
  97 # define AO_int_store_release(addr, val) AO_int_store_write(addr, val)
  98 # define AO_HAVE_int_store_release
  99
 100 #endif /* AO_HAVE_int_store */
 101